电子技术课程设计---多功能数字时钟.doc

电子技术课程设计数字钟的设计一、设计任务与要求1.能直接显示“时”、“分”、“秒”十进制数字的石英数字钟。2.可以24小时制或12小时制。3.具有校时功能。可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。4.整点能自动报时，要求报时声响四低一高，最后一响为整点。5.走时精度高于普通机械时钟（误差不超过1s/d）。二、方案设计与认证1、课题分析数字时钟一般由6个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器构成。其原理框图如图1所示。时显示器时译码器时计数器分显示器分译码器分计数器秒显示器秒译码器秒计数器校时电路分频器振荡器整点报时电路图12、方案认证（1）振荡器振荡器是计时器的核心，主要用来产生时间标准信号，也叫时基信号。数字钟的精度，主要取决于时间标准信号的频率及稳定度。振荡器的频率越高，计时的精度就越高，但耗电量将增大。一般采用石英晶体振荡器经过分频后得到这一信号，也可采用由555定时器构成的多谐振荡器作为时间标准信号。（2）分频器振荡器产生的时基信号通常频率都很高，要使它变成能用来计时的“秒”信号，需由分频器来完成。分频器的级数和每级的分频次数要根据时基频率来定。例如，目前石英电子钟多采用32768Hz的标准信号，将此信号经过15级二分频即可得到周期为1s的“秒”信号。也可选用其他频率的时基信号，确定好分频次数后再选择合适的集成电路。（3）计数器数字钟的“秒”、“分”信号产生电路都由六十进制计数器构成，“时”信号产生电路由二十四进制计数器构成。“秒”和“分”计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样，符合人们通常计数习惯。“时”计数也可以用两块十进制计数器实现，只是做成二十四进制。上述计数器均可用反馈清零法来实现。（4）译码显示电路因本设计选用的计数器全部采用二十进制集成块，因而计数器的译码显示均采用BCD七段显示译码器，显示器采用共阴极或共阳极的七段显示数码管。（5）校时电路在刚开机接通电源或计时出现误差时，都需要对时间进行校正。校“时”电路的基本原理是将周期为0.5s的脉冲信号直接引进“时”计数器，同时将“分”计数器置零，让“时”计数器快速计数，在“时”的指示达到需要的数字后，切断0.5s的脉冲信号。（6）整点报时电路数字钟整点报时是最基本的功能之一。此电路要求每当“分”和“秒”计数器计到59分50秒时，便自动驱动音响电路，在10s内自动发出5次鸣叫声。要求每隔1s叫一次，每次持续时间为1s，共响5次，并且前四次为低音，最后一响为高音，此时计数器正好为整点（“0”分“0”秒）。三、单元电路设计与参数计算（1）振荡器及分频器方案一：石英晶体的振荡频率为4MHz，不能用来作为数字时钟的输入信号，必须将它变为1s的脉冲信号。所以，还要对时钟进行分频。由图2可知，4MHz晶振的输出送到U1芯片分频。U1芯片选用MCI406414级二分频器，由输出端Q14得到214分频的脉冲信号，fQ144MHz/214=4MHz/16384244.141Hz。再经U2（仍选用MCI4060）芯片进行28分频，由输出端Q8可得到周期为1s的脉冲信号，fQ8244.141Hz/2560.594Hz，其周期为1/fQ8=1/0.594Hz1.048s。可以用U1芯片的Q12、Q13端为整点报时提供频率分别为1000Hz和500Hz的信号，因为fQ12=4/212MHz=4/4096MHz=976.56Hz,fQ13=4/213MHz=4/8192MHz=488.281。方案二：图3中采用555定时器与RC组成的多谐振荡器，振荡频率f0=1KHz。Rp为可调电位器，微调Rp可以调整振荡器的输出频率f0。电路的振荡周期T0t1+t2=1ms,其中t1=0.7(R1+R2+Rp)C2,t2=0.7R2C2。如果选定脉冲占空比q=t1/T0=0.6，则t1=0.6T0=0.6ms,t2=T0-t1=0.4ms。若选择电容C20.1uF，则R2=t2/0.7C2=0.4×10-3/0.7×0.1×10-6=5.17k，取标称阻值R25.1k。由R1+Rp=(t1/0.7C2)-R2=0.6×10-3/0.70.1×10-6-5.1×10-3=3.47k，可取R13k，Rp=2k。555定时器构成多谐振荡器产生的1KHz振荡频率，需要用功片74LS90组成的十进制计数器进行级联后分频，每片均为十分频电路，经过3片74LS90级联后，可获得周期为1s的脉冲信号，如图3所示。（2）时、分、秒计数电路有了秒脉冲信号，则可按照60s为1min，60min为1h，24h为一天来设定时、分、秒计数电路。分和秒计数器都是模为60的计数器，采用中规模集成电路十进制计数器至少需要两片。“秒”个位计数器的时钟CP信号是由分频器提供的周期为1s的脉冲信号，“分”个位计数器的CP信号是由秒计数器提供的进位信号，“分”计数器的进位信号送至“时”个位计数器的CP端。它们的个位是十进制计数器，而十位是六进制计数器，其计数规律为0001585900，当计满60时产生一个进位信号。因此，可选用一片双重BCD加法计数器CC4518。采用反馈清零的方法实现六十进制计数器，其电路如图4所示。“时”计数器是二十四进制计数电路，也可选用一片CC4518采用反馈清零的方法实现二十四进制。其电路如图5所示。（3）译码显示电路译码显示电路的功能是将“时”、“分”、“秒”计数器输出的4位代码翻译并显示相应的十进制数的状态，通常译码器和显示器是配套使用的，如果选用共阴极发光二极管数码显示器BS201/202，则译码显示电路可采用CC4511BCD七段译码驱动器。其引脚排列如图6所示。（4）校时电路校时电路如图7所示。3个控制开关S1、S2、S3分别用来实现“时”、“分”、“秒”的校准。开关处于正常位置时，分别接高电平，门3、门6、门8被封锁，校准信号不能通过3个门，所以“时”、“分”、“秒”的计数器按正常计数。当按下S1至“校时”位置时，S1闭合，门3打开，由分频器CC4060送来0.5s的脉冲信号直接进入“时”计数器，使小时指示每0.5s计一个字，达到快速校时的目的，同时0.5s的脉冲信号送入“分”计数器的置0端，使“分”置0。“时”校准后，放开开关S1。当按下开关S2至“校分”位置时，和“校时”的原理一样，将0.5s的脉冲信号直接送入“分”计数器的CPA端的“秒”计数器的置0端，使“分”指示快速计数，同时将“秒”计数器置0。“分”校准后，放开开关S2.“秒”校准控制着一个RS触发器（实际电路可用双D触发器74LS74集成块中的一个D触发器来实现RS的功能）的状态。当S3处于正常位置时，触发器置“1”，Q/端输出低电平，关闭门8，Q端输出高电平，使门7打开，“秒”信号正常进入“秒”计数器，使时钟正常计时。当按下开关S3至“校秒”位置则触发器置“0”，Q端输出低电平，关闭门7，Q/端输出高电平，打开门8使0.5s的脉冲信号进入“秒”计数器，此时，“秒”计数器快速计时，待“秒”校准后，放开按键S3，使其恢复正常位置。（5）整点报时电路整点报时电路如图8所示，包括控制门电路和音响电路两部分。第一部分为控制门电路部分。当“分”和“秒”计数器计到59分50秒时，从59分50秒到59分59秒之间，只有“秒”个位在计数，而“秒”的十位，“分”的个位，“分”的十位中CQC4=QA4=QD3=QA3=QC2=QA2=1不变。将它们相与，即CQC4QA4QD3QA3QC2QA2作为控信号，去控制门15和门16。在每小时的最后10s内C1。门15输入端加有频率2048Hz的信号B（可取自分频器CC4060的Q4端），同时又受QD1和QA1的控制，即C在59s时，QD1QA1C1，门16被关闭，门15打开，B信号通过门15；门16输入端加有频率1024Hz的信号A（可取自分频器Q5端），同时又受QD1和QA1控制，即C在51s、53s、55s、57s时，QD1/QA1C1,门15被关闭，门16打开，A信号通过门16。则ZQD1QA1CB+QD1/QA1CA，即可实现前四响为1024Hz的低音，后一响为2048Hz的高音，最后一响完毕正好整点。第二部分为音响电路部分。该电路选用射极跟随器，推动扬声器发声。三极管选用高频小功率管3DG4，三极管基极串联2k限流电阻，是为了防止电流过大烧坏扬声器。报时所需的2048Hz和1024Hz音频信号，分别取自分频电路。四、总原理图及元器件清单1、总原理图