会员注册 | 登录 | 微信快捷登录 支付宝快捷登录 QQ登录 微博登录 | 帮助中心 人人文库renrendoc.com美如初恋!
站内搜索 百度文库

热门搜索: 直缝焊接机 矿井提升机 循环球式转向器图纸 机器人手爪发展史 管道机器人dwg 动平衡试验台设计

   首页 人人文库网 > 资源分类 > PDF文档下载

基于FPGA的数字钟设计.pdf

  • 资源星级:
  • 资源大小:165.02KB   全文页数:2页
  • 资源格式: PDF        下载权限:注册会员/VIP会员
您还没有登陆,请先登录。登陆后即可下载此文档。
  合作网站登录: 微信快捷登录 支付宝快捷登录   QQ登录   微博登录
友情提示
2:本站资源不支持迅雷下载,请使用浏览器直接下载(不支持QQ浏览器)
3:本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰   

基于FPGA的数字钟设计.pdf

基于FPGA的数字钟设计崔刚,陈文楷北京工业大学电子信息与控制工程学院北京100022摘要介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。关键词VHDL数字钟设计FPGA中图分类号TP312文献标识码B文章编号1004373X20042210202DesignofDigitalClockBasedonFPGACUIGang,CHENWenkaiCollegeofElectricalInformationandControlEngineering,BeijingUniversityofTechnology,Beijing,100022,ChinaAbstractThepaperintroducesthedesignofdigitalclockbasedonFPGAandVHDL,thetimeofclockcanbedisplayedwiththedigitaldrivingcircuit1Thisexamplecanprovidereferenceforthedesignsofothercircuits1KeywordsVHDLdigitalclockdesignFPGA收稿日期20040712利用硬件描述语言结合PLD器件可以极大地方便数字集成电路设计,本文介绍如何利用VHDL硬件描述语言结合FPGA器件设计一个具有基本计时和调整时间功能的数字钟,为其他电路的设计提供一定借鉴作用。1设计原理数字钟电路的基本结构如图1所示由两个60进制计数器和一个24进制计数器组成,分别对秒、分、小时进行计时,当计时到23时59分59秒时,再来一个计数脉冲,则计数器清零,重新开始计时。图1数字钟电路原理框图秒计数器的计数时钟SEC为1Hz的标准信号,可以由晶振产生的4MHz信号通过分频得到。当数字钟处于计时状态时,秒计数器的进位输出信号CYM作为分钟计数器的计数信号,分钟计数器的进位输出信号CYM又作为小时计数器的计数信号。时、分、秒的计时结果通过6个数码管来动态显示。数字钟除了能够正常计时外,还应能够对时间进行调整。因此,通过模式选择信号MODE控制数字钟的工作状态,即控制数字钟分别工作于正常计时、调整秒、分、时4个状态。当数字钟工作于计时状态时,3个计数器的使能控制信号ENS,ENM,ENH均有效,即允许计数,且秒、分、时计数器的计数时钟信号分别为SEC,CYS,CYM当数字钟处于调整时间状态时,被调整的时间数字会产生闪烁,表示处于被调整状态,其余的时间数字不受调整影响,调整信号KADJ使相应的计数器的使能信号有效,且调整计数时钟为SEC,使被调整时间数字按1s的速率递增。这样,可分别调整秒、分、时。2电路设计整个电路主要由以下几个模块组成1生成1Hz时钟信号模块秒计数器的计数时钟SEC为1Hz的信号,而晶振产生的时钟信号为4MHz,因此需要对4MHz信号进行分频以得到1Hz时钟信号。224进制计数器和60进制计数器24进制计数器和60进制计数器受使能控制信号En控制是否允许计数,计数结果为BCD码形式。通过调用这两个元件可以实现计时。3工作状态控制模块模式选择信号MODE控制数字钟的工作状态,即控制数字钟分别工作于正常计时smode00、调整秒201制造与设计崔刚等基于FPGA的数字钟设计smode00、调整分smode00、调整时smode004个状态。4计时模块数字钟的计时通过计数器元件的调用实现。计数器相应的使能控制信号及计数时钟信号由数字钟工作状态及调整信号决定。计数结果分别存储在信号对象tmsa,tmsb,tmma,tmmb,tmha,tmhb中,分别对应于秒、分、时的个位数和十位数。具体的实现代码为u1mcount60portmapens,sec,tmsa,tmsb,cysu2mcount60portmapenm,min,tmma,tmmb,cymu3mcount24portmapenh,hou,tmha,tmhb5生成扫描信号模块为了能够动态显示计时结果,必须生成一个位选扫描信号sel。本例中通过一个6b的循环移位寄存器实现,移位脉冲cp的频率大于246Hz因眼睛的视觉暂留频率约24Hz,寄存器的初始值为sel000001。在这个模块中同时生成一个占空比为50的频率约1Hz的时钟信号glitter,用于调整时间时控制被调整时间数字的闪烁,控制闪烁效果约每秒一次。6选择显示数据及译码模块扫描信号决定某一时刻哪一个数码管被点亮,扫描信号也是显示时间数据的选择信号。由于时间数据为BCD码形式,须译成七段显示码。7结果显示模块信号timing代表时钟处于计时状态。时钟处于调整时间状态时,信号Match′1′代表目前要显示的数字是为被调整的时间数字,selout为扫描信号输出。输出显示用ForGenerate语句实现,将扫描到的某个要显示的数码管作输出显示处理SEGiandtiming′1′表达式成立时,表示正常计时模式smode00下点亮该数码管SEGiandglitter′1′表达式成立时,该数码管被点亮且闪烁,表示正在调整该数字SEGiandnotMatch表达式成立时,该数码管被点亮,表示时钟处于调整模式但不是在调整该数字。具体的显示代码为LED_Displayblockbegintiming′1′whensmode0else′0′match′1′whensel1orsel2andsmode01else′1′whensel4orsel8andsmode10else′1′whensel16orsel32andsmode11else′0′seloutselGenForiin0to6generate显示模块segoutisegiandtimingorglitterornotmatchendgenerateendblock图2数字钟顶层框图3电路测试为验证设计的电路,最后将程序下载到PLD器件中进行硬件测试。下载的目标器件选用Altera公司的Flex10K系列EPF10K10LC84型号,采用MAXPLUS˚系统进行电路综合及程序下载。器件管脚设定后,将程序再编译一次,最终生成可以下载的目标文件。将器件设定的相应管脚和数码管驱动电路进行连接,最后将目标文件下载到器件当中,则数码管显示计时结果。通过测试,计时结果正确,并且通过控制信号可以实现时间的调整。4结语通过上述数字钟的设计可以看出,采用硬件描述语言和PLD器件相结合进行数字集成电路的设计简单方便,EDA技术的发展在一定程度上实现了硬件设计的软件化。参考文献\1\阎石1数字电子技术基础M1北京高等教育出版社,20001\2\卢毅,赖杰1VHDL与数字电路设计M1北京科学出版社,20021上接第101页3结语本设计中,主高压电源采用零电压谐振全桥变换器,工作在调频方式。功率场效应管在零电压条件下开关,减少了开关损耗,提高了效率合理地利用了功率场效应管的输出电容和变压器的漏感,使其成为谐振回路的一部分电源的体积小,重量轻响应速度快,在输入和负载急剧变化时,输出电压稳定度好精度高,易于实现低纹波电压。目前,该行波管工作电源已设计完成,经检验,其各项指标符合要求。参考文献\1\张占松,蔡宣三1开关电源的原理与设计M1北京电子工业出版社,19991\2\刘胜利1现代高频开关电源实用技术M1北京电子工业出版社,20011\3\张军1行波管的工作电源J1舰船电子对抗,1999,618191301现代电子技术2004年第22期总第189期集成电路

注意事项

本文(基于FPGA的数字钟设计.pdf)为本站会员(baixue100)主动上传,人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知人人文库网([email protected]),我们立即给予删除!

温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。

copyright@ 2015-2017 人人文库网网站版权所有
苏ICP备12009002号-5