数字时钟4《触发器》

4.1 基本RS触发器 4.2 同步（钟控）RS触发器 4.3 JK触发器 4.4 边沿触发器,第4章 触发器,第4章 触发器,触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。,触发器的特点：,具有两个稳定的状态，用来表示电路的两个逻辑状态；在输入信号作用下，可以被置成“0”态或“1”状态；当输入信号撤消后，所置成的状态能够保持不变。,一、电路结构和逻辑符号,4.1 基本RS触发器,由两个与非门的输入端、输出端交叉连接构成。(反馈),信号输入端，低电平有效。,1,0,0,1,0 1,0,二、工作原理,4.1 基本RS触发器,0,1,1,0,1 0,1,4.1 基本RS触发器,1,1,1,0,1 1,保持,1,0,4.1 基本RS触发器,0,0,1,1,0 0,不定,？,4.1 基本RS触发器,1.状态转移真值表,三、基本RS触发器的功能描述,将触发器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关系用表格的形式表示出来，称为状态转移真值表，简称状态表或真值表。,基本RS触发器状态真值表,简化真值表,4.1 基本RS触发器,次态Qn+1的卡诺图,2.特征方程,描述触发器逻辑功能的函数表达式称为特征方程，又称状态方程或次态方程。,4.1 基本RS触发器,描述触发器的状态转换关系及转换条件的图形称为状态转移图，简称状态图。,0,1,3.状态转移图（状态图）,圆圈表状态,箭头表转移方向,标注表转移条件,4.1 基本RS触发器,Q,置1,置0,置1,置1,置1,保持,不允许,工作波形图又称为时序图，是描述触发器的输出状态随时间和输入信号变化的规律的图形。,4.波形图,4.1 基本RS触发器,4.2 同步（钟控）RS触发器,一、电路结构和逻辑符号,所谓同步触发器就是要求只有在同步信号到达时，触发器的状态才能发生变化。而这个同步信号叫做时钟信号（时钟脉冲），用CP表示。,二、工作原理,电平触发方式,三、功能描述,1.特征方程（CP1时）,2.状态真值表（CP1时）,4.2 同步（钟控）RS触发器,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,3.状态转移图（CP=1）,4.波形图（设初态为0）,4.2 同步（钟控）RS触发器,四、同步RS触发器存在的问题空翻现象,在一个时钟脉冲周期（CP=1）中，触发器发生多次翻转的现象叫做空翻。,由于在CP=1期间，G3、G4门为“开门”，都能接收R、S信号。所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。,为避免计数混乱，要求每来一个CP脉冲，触发器只发生一次翻转。 CP脉冲的宽度（CP1）应限制在,2tpd tCP 3tpd,4.2 同步（钟控）RS触发器,4.3 主从JK触发器,一、电路结构和逻辑符号,主触发器,从触发器,二、工作原理,CP=1时，主触发器接收输入信号，从触发器被封锁，输出状态保持不变。,主触发器的状态方程：,（无约束条件）,4.3 主从JK触发器,CP=0时，主触发器被封锁，保持不变；从触发器接收主触发器的状态送往输出端。,主从JK触发器的状态方程：,（无约束条件）,4.3 主从JK触发器,三、功能描述,1.状态真值表,简化真值表,2.状态转移表,4.3 主从JK触发器,3.波形图,主从JK触发器工作过程分两步： CP=1时，主触发器接收输入信号，从触发器被封锁而保持不变； CP由“1”变“0”时，主触发器被封锁，从触发器接收主触发器的状态，触发器的状态发生相应变化，CP0期间，触发器状态保持。,而输出状态如何变化，是由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。,设初态Q=0,4.3 主从JK触发器,四、主从JK触发器存在的问题一次翻转现象,所谓一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号只发生一次翻转后，主触发器状态就一直保持不变， 它不再随输入激励信号J、K的变化而变化的现象。,在主触发器状态未改变之前， ，所以在 CP1期间，从触发器状态不变，主触发器状态按JK逻辑功能发生变化，即 。,一旦主触发器的状态发生一次翻转后，即 ，此后，主触发器的状态方程变为： 。而在 CP1期间从触发器状态不变，所以当主触发器在CP1期间发生了一次翻转之后，就一直保持不变，也就不随输入J、K的变化而变化。,4.3 主从JK触发器,设初态Q=0,错误动作,要求在CP1期间输入信号J、K不能发生变化，则应使CP=1的宽度尽可能窄。,一次翻转现象,4.3 主从JK触发器,2.CP=1时，J、K输入信号发生了变化：若CP下降沿前Q=0，且CP=1期间J、K信号若出现使Q变为1的组合，即JK=10或11，则CP下降沿时Q变为1。 否则Q仍为0。 若CP下降沿前Q=1，且CP=1期间J、K信号若出现使Q变为0的组合，即JK=01或11，则CP下降沿时Q变为0。 否则Q仍为1。,小结：主从JK触发器波形图的画法,1.CP=1时，J、K输入信号没有发生变化：输出状态Q由CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。,设初态Q=0,Q,4.3 主从JK触发器,设初态Q=0,练习：主从JK触发器，试画出Q的波形图。,4.3 主从JK触发器,边沿触发方式的触发器有两种类型：一种是维持阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。,4.4 边沿触发器,同时具备以下条件的触发器称为边沿触发器：, 触发器仅在CP某一约定跳变沿到来时，才接收输入信号；, 在CP=0或CP=1期间，输入信号的变化不会引起触发器输出状态变化。,优点：不仅克服了空翻现象，而且大大提高了抗干扰能力。,一、维持阻塞式D触发器,1.电路结构和逻辑符号,4.4 边沿触发器,2.工作原理,0,1,1,D,1,D,D触发器的特征方程为：,即D触发器的输出状态仅在CP的上升沿发生变化，且由CP上升沿到达前瞬间输入信号D的值决定。,4.4 边沿触发器,3. 维持、阻塞线的作用,1,0,1,1,1,0,1,1,1,0,置“1”,有效防止了“空翻”，且抗干扰能力强。,4.4 边沿触发器,4. 功能描述,状态真值表,状态转移表,波形图,Q,1）触发器的触发翻转仅发生在CP的上升沿。2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。,设初态Q=0,4.4 边沿触发器,二、由CMOS传输门构成的边沿D触发器,RD、SD为异步置“0”、置“1”端，高电平有效。正常工作时，SD=RD=0。,主触发器,从触发器,输出门,1.电路结构,4.4 边沿触发器,2.工作原理,D,SD=RD=0,D,状态方程为：,D,（上升沿触发）,4.4 边沿触发器,三、利用传输延迟时间构成的边沿触发器,1.负边沿JK触发器电路结构和逻辑符号,4.4 边沿触发器,特征方程,2.功能描述（CP下降沿触发）,状态真值表,波形图,设初态Q=0,4.4 边沿触发器,四、T触发器和T触发器,1.T触发器,特征方程：,将JK触发器的J和K相连作为T输入端就构成了T触发器。,状态真值表,状态转移表,2.T触发器,当T触发器的输入端为T=1时，称为T触发器。,特征方程为：,4.4 边沿触发器,第4章 小结,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。2描写触发器逻辑功能的方法主要有特性