会员注册 | 登录 | 微信快捷登录 支付宝快捷登录 QQ登录 微博登录 | 帮助中心 人人文库renrendoc.com美如初恋!
站内搜索 百度文库

热门搜索: 直缝焊接机 矿井提升机 循环球式转向器图纸 机器人手爪发展史 管道机器人dwg 动平衡试验台设计

自动电子钟.doc自动电子钟.doc -- 6 元

宽屏显示 收藏 分享

页面加载中... ... 广告 0 秒后退出

资源预览需要最新版本的Flash Player支持。
您尚未安装或版本过低,建议您

题目要求1.用24小时制进行时间显示2.能够显示小时、分钟3.每秒钟要有秒闪烁指示4.上电后从0000开始显示。设计题目自动电子钟设计过程包括设计方案上机设计与仿真结果硬件实验方案,及实验结果收获和体会程序由1s信号进程、60s计数进程、60min计数进程、24小时计数进程以及显示控制进程组成。先有clk时钟信号产生1s信号,60计数进程通过1s时钟信号实现60秒计数。60min计数进程由1s时钟触发在60s计数进程控制下计数,24小时计数器由1s时钟触发在60s、60min计数进程控制下计数。最后通过显示部分输出。在时、分、秒进程中clr0时输出为0,因此,在正常计数时,clr1。系统仿真等见后。评定成绩指导教师评语2课程设计等级目录1课程设计题目内容与要求41.1设计内容41.2具体要求42系统设计42.1设计思路2.2系统原理包含框图等阐述与设计说明内容3系统实现6注此部分阐述具体实现,包含主要逻辑单元模块源代码等内容4系统仿真105硬件验证操作说明116总结1237参考书目121.课程设计题目内容与要求1.1设计内容利用各种计数器构成十进制、六十进制、十二进制等。设计一个具有显示功能的自动电子钟,具有24小时计数能用低位的进位输出构成高位的计数脉冲。并能有数字显示。1.2具体要求1.用24小时制进行时间显示2.能够显示小时、分钟3.每秒钟要有秒闪烁指示4.上电后从0000开始显示。2.系统设计2.1设计思路通过设计要求,可以分三步来实现1时钟产生部分这部分是实验板上的石英晶体(32768Hz)分频后的8Hz标准信号,作为一秒信号的输入信号。2设定计数部分这部分包含两个六十进制计数器和一个二十四进制计数,主要用来实现时分秒和产生6位时间信号,当clr1时进入时分秒计数状态。4当clr0时,输出信号为零。3显示部分显示部分包括一个多路选择器led、row,一个六进制计数器、一个段译码器和一个位译码器。主要是将设定计数部分产生的6位时间信息送给LED显示出来。Scanclk是六进制计数器的计数脉冲,在该计数脉冲的驱动下,六进制计数器的6个状态000B~101B按顺序循环变化,其输出为q2.0。该q2.0经译码电路7段译码后产生选通6位数码管之一的scanclk信号。与此同时,q2.0还作为数据选择电路led、row的选择信号,选择对应位的数据。由于六进制计数器循环计数。2.2系统原理包含框图等阐述与设计说明内容进程P1将8Hz标准信号分频后,产生1s脉冲信号clk1.进程P2描述60s计数器,输出秒十位和个位的BCD码。进程P3描述60min计数器,根据秒计数器的输出值,输出分钟十位和个位的BCDP1进程1s信号发生器P2进程秒计数器P3进程分钟计数器P4进程小时计数器P6进程多路选择器7段译码器P5进程LED数码管位选择信号5码。进程P4描述12h计数器,根据秒计数器和分钟计数器的输出值,输出小时十位和个位的BCD码。进程P5和进程P6根据进程产生LED数码管的位选择信号,从小时、分钟和秒中,选择一个BCD码给7段译码器。3.系统实现程序由1s信号进程、60s计数进程、60min计数进程、24小时计数进程以及显示控制进程组成。先有clk时钟信号产生1s信号,60计数进程通过1s时钟信号实现60秒计数。60min计数进程由1s时钟触发在60s计数进程控制下计数,24小时计数器由1s时钟触发在60s、60min计数进程控制下计数。最后通过显示部分输出。在时、分、秒进程中clr0时输出为0,因此,在正常计数时,clr1。源程序LIBRARYIEEEUSEIEEE.STD_LOGIC_1164.ALLUSEIEEE.STD_LOGIC_ARITH.ALLUSEIEEE.STD_LOGIC_UNSIGNED.ALLENTITYWATCHISPORTclk,scanclk,clr,m_add,h_addinstd_logicrowoutstd_logic_vector1downto0ledoutstd_logic_vector7downto0ENDWATCHARCHITECTUREAOFWATCHISSIGNALclk_divstd_logic_vector2downto0SIGNALclk1std_logicSIGNALh1,h0,m1,m0,s1,s0std_logic_vector3downto0SIGNALdispcntstd_logic_vector1downto0SIGNALnumstd_logic_vector3downto06BEGINp1PROCESSclk1s信号发生器BEGINIFclkeventandclk1THENclk_divclk_div1ENDIFclk1clk_div2ENDPROCESSp1p2PROCESSclk1,clr60s计数器BEGINIFclr0THENs00000s10000ELSIFclk1eventandclk11THENIFs01001thens00000ELSEs0s01ENDIFIFs10101ands01001THENs10000ELSIFs01001THENs1s11ENDIFENDIFENDPROCESSp2p3PROCESSclk1,clr,s1,s0,m_add60min计数器BEGINIFclr0THEN7m00000m10000ELSIFclk1eventandclk11THENIFs10101ands01001orm_add0THENIFm01001THENm00000ELSEm0m01ENDIFIFm10101andm01001THENm10000ELSIFm01001THENm1m11ENDIFENDIFENDIFENDPROCESSp3p4PROCESSclk1,clr,m1,m0,s1,s0,h_add24小时计数器BEGINIFclr0thenh00000h10000ELSIFclk1eventandclk11THENIFs10101ands01001andm10101andm01001orh_add0THENIFh10010andh00100orh01001THENh00000ELSE
编号:201311211658450294    大小:145.50KB    格式:DOC    上传时间:2013-11-21
  【编辑】
6
关 键 词:
专业文献 学术论文 精品文档 自动电子
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
  人人文库网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

当前资源信息

4.0
 
(2人评价)
浏览:13次
zhaozilong上传于2013-11-21

官方联系方式

客服手机:13961746681   
2:不支持迅雷下载,请使用浏览器下载   
3:不支持QQ浏览器下载,请用其他浏览器   
4:下载后的文档和图纸-无水印   
5:文档经过压缩,下载后原文更清晰   

相关资源

相关资源

相关搜索

专业文献   学术论文   精品文档   自动电子  
关于我们 - 网站声明 - 网站地图 - 友情链接 - 网站客服客服 - 联系我们
copyright@ 2015-2017 人人文库网网站版权所有
苏ICP备12009002号-5