VerilogHDL培训讲义【稀缺资源，路过别错过】.pdf_第1页
VerilogHDL培训讲义【稀缺资源，路过别错过】.pdf_第2页
VerilogHDL培训讲义【稀缺资源，路过别错过】.pdf_第3页
VerilogHDL培训讲义【稀缺资源，路过别错过】.pdf_第4页
VerilogHDL培训讲义【稀缺资源，路过别错过】.pdf_第5页
已阅读5页，还剩134页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

VerilogHDL培训讲义培训讲义培训讲义培训讲义第一部分第一部分第一部分第一部分课程简介课程简介课程简介课程简介4目的：简单介绍VerilogHDL语言和仿真工具4介绍课程内容介绍学习方法关于关于关于关于VerilogHDL语言的主要内容语言的主要内容语言的主要内容语言的主要内容主要包括：Verilog的应用erilog语言的组成部件结构级的建模与仿真行为级的建模与仿真延迟参数的表示Verilog的测试平台：怎样产生激励信号和控制信号输出响应的产生、记录和验证任务和函数用户定义的元器件（primtives）可综合风格的Verilog建模关于关于关于关于Verilog仿真工具的主要内容内容主要包括：如何对所做的设计进行编译和仿真如何使用元器件库如何用ModelSim命令行界面调试代码如何用图形用户界面（GUI）延迟的计算和标记仿真性能建模循环多次仿真目的:了解用HDL语言设计数字逻辑的优点了解Verilog主要应用领域了解的发展历史了解电路系统的不同层次的Verilog抽象第二部分：第二部分：第二部分：第二部分：Verilog的应用的应用的应用的应用VerilogHDL是一种用于数字逻辑电路设计的语言:-用VerilogHDL描述的电路设计就是该电路的模型。-VerilogHDL既是一种行为描述的语言，也是一种结构描述的语言。也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的VerilogHDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：Verilog的应用的应用的应用的应用Verilog的应用的应用的应用的应用系统级(sytem):用高级语言结构实现设计模块的外部性能的模算法级(algorithmic):用高级语言结构实现设计算法的模型。RTL级(RegisterTransferLevl):描述数据在寄存器之间流动和如何处理这些数据的模型。门级(gate-levl):描述逻辑门以及逻辑门之间的连接的
人人文库> 全部分类> 应用文书 > 项目管理

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论