嘉恒中自高速信号完整性仿真分析(二).pdf

嘉恒中自第一章hyperlynxLineSim前仿真理论和实际操作步骤.41.1使用叠层编辑器进行阻抗计算.41.1.1特性阻抗.41.1.2步骤.51.1.2.1建立一个新的LineSim原理图.51.1.2.2增加新的层.51.2使用LineSim进行布线前仿真.61.2.1建立原理图之前.71.2.2建立一个原理图.71.2.3激活单元.71.2.4指派一个驱动器.81.2.5指派一个接收器.81.2.6选择一个传输线模型.91.2.7“What-if”分析.91.2.8对时钟线进行仿真.101.2.9时钟线上的串连端接.141.2.10增加一个串连端接.141.2.11重新仿真.141.2.12有损传输线模型.171.2.13更改原理图.171.2.14对有损和无损的仿真对比.181.2.15支持HSPICE仿真.191.2.16设置HSPICE仿真.191.2.17运行HSPICE仿真.201.3LineSim的串扰分析.211.3.1总线设计的间距.211.3.2总线上的串扰仿真.211.3.3建立基本的传输线.211.3.4指派IC模型.231.3.5Victim与Aggressor线.241.3.6耦合域.241.3.7运行仿真看看产生多大的串扰.251.3.8增加线距减小串扰.261.3.9减小介质层厚度.271.3.10净化Aggressor信号.281.3.11最后的因素：Victim网络的端接.28第二章hyperlynxLineSim后仿真理论和实际操作步骤.302.1BoardSim的交互式仿真.302.1.1交互式仿真“clk”网络.302.1.1.1选择“clk”网络.302.1.1.2仿真网络“clk”.322.1.1.3EMC分析/频谱分析仪.332.2BoardSim端接向导.342.2.1选择“clk”网络.351嘉恒中自2.2.2指派示波器探头.352.2.3仿真网络“clk”.352.2.4调试“clk”网络.362.2.5运行端接向导.372.2.6应用端接向导的建议值.372.2.7重新仿真“clk”网络.382.3BoardSim串扰分析.382.3.1选择“clk2”网络.392.3.2串扰仿真.402.4BoardSim的板级分析.412.4.1打开演示板文件“DEMO.HYP”.422.4.2板浏览器.422.4.3对整板进行快速分析.432.4.4检查板级向导快速分析的输出.452.4.5详细分析重要的时钟网络.462.4.6检查板级向导详细仿真的输出.492.5BoardSim差分和GHz仿真.492.5.1过孔效果仿真.502.5.2无过孔模型仿真.512.5.3有过孔模型重新仿真.512.5.4关于过孔模型的高级选项.522.5.5差分对网络.532.5.6差分对阻抗.552.5.7用眼图和多位触发仿真.562.5.7.1指定多位触发.572.5.7.2产生眼图.592.5.8直观的IBIS编辑器.602.5.8.1针对IBIS的特殊编辑器窗口.642.5.8.2树型的模型结构浏览窗口.642.5.8.3检查IBIS文件的品质.662.5.8.4图形化的表格数据浏览.662.5.8.5高级浏览：综合表数据.682.5.8.6高级特点：表数据的图形化编辑.692.5.9建立一个Databook模型.702.5.9.1输出模型需要的Databook参数.712.5.9.2输出缓冲器数据.712.5.9.3输入模型需要的Databook参数.72第三章地线干扰与抑制.733.1地线的定义.733.2地线的阻抗.743.3地线干扰的形成.753.3.1地环路干扰.753.3.2地环路电磁耦合干扰.753.3.3公共阻抗干扰.752嘉恒中自3.4地线干扰对策.763.4.1地环路对策.763.4.2消除公共阻抗耦合.77第四章公司项目仿真实验.784.11394相机.784.2Camera_link07.803嘉恒中自第一章hyperlynxLineSim前仿真理论和实际操作步骤1.1使用叠层编辑器进行阻抗计算在BoardSim和LineSim中均包括一个功能强大的叠层编辑器，使用它可以很简单地对您的PCB进行叠层设计和修改，以及对每个信号层进行特性阻抗的计算，以便您对信号反射和信号完整性的控制。1.1.1特性阻抗传输线和负载阻抗的匹配，以及选择合适的端接器件的值对信号完整性是很重要的。BoardSim和LineSim的叠层编辑器正是对其控制的开始。首先请记住特性阻抗Z0的计算等式：Z0=(L/C)增大电容可以通过一下方式：加宽走线减小信号层和参考层的距离增加介电常数这样就使等式的分母变大，也就降低的特性阻抗Z0。当然，减小电容就使Z0增大。而反射系数的计算等式如下：Refl.%=(ZL-Z0)/(ZL+Z0)当我们进行PCB设计时，对那些驱动端上升或下降时间小于等于5ns的单端信号线必须进行端接。这个功能能够帮助我们选择合适的端接值，以便我们知道这个端接值ZL（例如：终端端接），以便我们可以控制信号反射和信号完整性，或者为了达到理想的目标特性阻抗4嘉恒中自值，调整优化我们的叠层结构。1.1.2步骤1.1.2.1建立一个新的LineSim原理图点击工具条上的图标“NewLineSimSchematic”，便可以建立一个新的LineSim原理图，或者通过菜单选择File-NewLineSimFile。选择工具条上绿色的叠层图标“EditPCBStackup”，或者通过菜单的Edit-Stackup选项，您将看到一个6层板的叠层结构图以及各层和介质层的参数。双击需要编辑的项目表格，例如介质层厚度、线宽等等，根据需要编辑顶层、底层和各个走线层、参考层以及介质层的参数，您可以分别选择Basic、Dielectric、Metal、Z0Planning、CustomView进行各个项目的编辑。另外，还可以在左边的叠层参数窗口中通过鼠标拖动的方式对叠层的结构进行调整，也可以在右边的叠层示意图中进行鼠标拖动的操作。编辑各项参数，直到得到您需要的特性阻抗值。1.1.2.2增加新的层null在叠层编辑器“StackupEditor”的左边叠层参数编辑窗口中单击您需要增加层的位置，单击右键弹出菜单，选择在当前位置的上面或者下面增加层，如下图所示：例如，现在要将目前的6层板改为8层板，这样我们可以在第三层位置单击，然后点击鼠标右键选择InsertBelow选项中的SolidPlane选项，增加一个GND2的参考层（层的名称可以增加层后，在LayerName的栏目位置进行修改），用同样的方法，增加一个VCC2的参考层。增加层后如下图：5嘉恒中自增加层后再根据您的需要对各层的参数进行设定，以满足特性阻抗需要。1.2使用LineSim进行布线前仿真在PCB板上的所有信号中，时钟网络不管对信号完整性还是EMC辐射问题，始终都是最应该被关注的。让我们来看看LineSim是如何帮助您对时钟网络进行仿真的，以及在设计原理图时和设计PCB之前制定物理上的布线约束条件。6嘉恒中自LineSim可以帮助在设计的任何阶段快速地进入和解决“what-if”的信号完整性和EMC问题。它的分析是基于LineSim的独特方便的点击式的传输线建立方式。LineSim的特点：在PCB设计之前制定高速网络的布线约束规则。这种方式是查找和解决设计过程中可能出现的问题最为省钱的方式。1.2.1建立原理图之前点击工具条上的图标按钮，编辑PCB叠层的图标，检查一下叠层结构是否是目前设计所要的（默认是6层板）。可以根据您的需要增加、删除或者编辑各层。点击OK按钮。1.2.2建立一个原理图单击工具条上的新建LineSim原理图图标按钮，建立新的LineSim原理图，如下图。一根传输线包括传输线（互连）IC和无源器件。在LineSim中，您可以左键点击灰色的各元素（传输线、IC或者无源器件）便可以激活它们，这样就可以把它们加入到原理图中。点击各个元素就可以进入它们的物理特性模型（选择一个IC模型、指定特性阻抗、改变元件值等等）这种方式比设计传统的原理图更快更简单，它不需要选择器件符号和连线等操作过程。1.2.3激活单元点击第一排的两个IC符号以便激活LineSim原理图中的驱动器和接收器IC（CELLA0和7嘉恒中自B0）点击连接两个IC之间的标准的传输线符号，就可以激活此传输线。如下图。1.2.4指派一个驱动器右键点击单元CELLA0的IC图标（我们将设定它为驱动端）。点击指派模型（AssignModels）窗口右边的“Select”按钮。选择Generic.mod库按钮。在Devices列表中，选择74AC11X:LINE-DRV（清单列表中第一个74AC系列器件），再点击OK按钮。在BufferSetting对话框中点击单选按钮“Output”，使其设置为驱动端。如下图。1.2.5指派一个接收器在窗口左边的Pins列表中选择U(B0)；点击右边的“Select”按钮。选择Generic.mod库按钮。8嘉恒中自选择74HCXX:GATE-2，点击OK按钮。确认单选按钮“Input”被选中，将其设置为接收端。点击“关闭”按钮。1.2.6选择一个传输线模型右键点击传输线符号，发一些时间分别点击传输线类型页中的各种传输线类型单选按钮，可