[工学]微机原理及应用第2章.ppt

第 2 章,80X86微处理器及其结构,148,第2章 80X86微处理器及其结构,重 点,8086 CPU的功能结构,80386 CPU的功能结构,80X86 的寄存器,248,2.1 8086/88及80286 CPU的功能结构,8086是Intel系列的16bit微处理器，属第三代。 8086有16bit数据总线8088外部8位DB和20bit地址线，可寻址1MB内存空间。 8086的内部结构从功能分成两个单元 总线接口单元BIUbus interface unit 执行单元EUexecution unit 两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和执行的流水线操作,348,一、8086的内部(编程)结构,1 2 3 4 5 6,内部暂存器,IP,ES,SS,DS,CS,输入/输出控制电路,外部总线,执行部分控制电路,ALU,标志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用 寄存器,地址加法器,指令队列 ( 8088：4个),执行部件（EU),总线接口部件 （BIU),16位,20位,8086：16位8088：8位,8位,16位,EU 控 制 器,标志寄存器,8位队列总线,总 线 控 制 逻 辑,内部总线16位,20位地址总线,8(8088)/ 16(8086) 位数据总线,执行部件EU,总线接口部件BIU,总线接口部件BIU,组成：16位段寄存器，指令指针，20位地址加法器，总线控制逻辑，6字节指令队列（8086），8088为4字节。,作用：负责从内存指定单元中取出指令，送入指令流队列中排队；取出指令所需的操作数送EU单元去执行。,工作过程：由段寄存器与IP形成20位物理地址送地址总线，由总线控制电路发出存储器“读”信号，按给定的地址从存储器中取出指令，送到指令队列中等待执行。,*当指令队列有2个或2个以上的字节空余时(8088为一个空字节），BIU自动将指令取到指令队列中。若遇到转移指令等，则将指令队列清空，BIU重新取新地址中的指令代码，送入指令队列。,*指令指针IP由BIU自动修改，IP总是指向下一条将要执行指令的地址。,648,指令执行部件EU,组成：通用寄存器，标志寄存器，ALU，EU控制系统等。,作用：负责指令的执行，完成指令的操作。,工作过程：从队列中取得指令，进行译码，根据指令要求向EU内部各部件发出控制命令，完成执行指令的功能。若执行指令需要访问存储器或I/O端口，则EU将操作数的偏移地址送给BIU，由BIU取得操作数送给EU。,748,指令流水线：BIU和EU分开，取指和执行可以重迭，大大减少了等待取指所需的时间，提高CPU的利用率。,8086CPU结构的特点：,第二代 微处理器,第三代 微处理器 8086,848,通用寄存器,AX BX CX DX,数据寄存器,变址寄存器,指针寄存器,堆栈指针 基数指针 源变址 目的变址,指令指针 状态标志,代码段 数据段 堆栈段 附加段,段寄存器,控制寄存器,FLAG,二、 8088/8086的寄存器结构,有14个16位寄存器,948,1、 通用寄存器, SP堆栈指针，存放堆栈栈顶的现行地址，与SS堆栈段寄存器一起方可确定堆栈的实际地址。, BP基址指针, SI源变址寄存器, AX，BX，CX，DX 4个16bit的通用数据寄存器，它们的高8bit AH，BH，CH，DH与低8bit AL，BL，CL，DL又可分别看成8个8bit的寄存器。, DI目的变址寄存器,有8个16位寄存器,什么是堆栈？,1048,2、 控制寄存器,IP (Instruction Pointer) 指令指针 FLAG(标志寄存器)为16bit，其中6个状态标志位， 3个控制标志位。,状态（标志）寄存器FR(PSW),1148,溢出判别方法,溢出判别方法 CsCp1，有溢出产生 CsCp0，无溢出产生,1248,标志: 运算结果最高位为1， SF=1 ； 运算结果本身不为0， ZF=0 ； 最高位向前无进位， CF=0 次高位向最高位产生进位,而最高位向前没有进位， OF=1 ； 结果低8位含偶数个1， PF=1 ； D3位向D4有进位, AF=1 。,例1：执行两个数的加法，分析对标志位的影响:5439H+456AH。,1348,标志: 运算结果最高位为0 SF=0； 运算结果本身0 ZF=0 低8位中1的个数为奇数个 PF=0； 最高位没有进位 CF=0 D3位向D4位无进位 AF=0； 次高位向最高位没有进位 ，最高位向前没有进位 , OF=0。,例2：执行两个数的加法，分析对标志位的影响:1345H+3219H。,3、 段寄存器,CS代码段寄存器 DS数据段寄存器 SS堆栈段寄存器 ES附加数据段寄存器,状态（标志）寄存器FR(PSW),1548,执行部件,总线接口部件,CPU结构小结,4. 8086/8088CPU的不同点,外部数据总线：8086 16位; 8088 8位称准16位。 指令队列：8086 6字节; 8088 4字节。 外部引脚：8086 M/IO*, AD0-AD15; 8088 M*/IO, AD0-AD7,A8-A15; 其它全部一样。,图 示,1748,1、存储器的分段 2、逻辑地址和物理地址 3、逻辑地址来源 4、对内存的访问,三、 8086/8088的存储器组织,1848,内存单元的地址和内容,存储单元地址：按照字节编址,16位寄存器如何访问20位地址空间？,1948,存储器分段表示示意图,00000H,0FFFFFH,01000H,10350H,10500H,0A1000H,0100H,1035H,1050H,A100H,段1,段2,段3,段4,部分重叠,段基址,物理地址,06100H,逻辑地址：0100H:5100H,存储器,逻辑地址：1220H:2100H,物理地址？,0AB000H,逻辑地址？,2048,分段技术： 段首地址要求：地址低4位为0000B地址编号能被16整除； 段基址：段首地址的高16位，存放在段寄存器中; 段特性：最长64K、可以重叠；四种类型的段； 偏移地址：某段内单元相对首地址的偏移量字节数； 逻辑地址： 段基址：偏移地址,1、 存储器的分段,2148,计算机内存中三类信息 代码 指令操作码，即CPU执行的操作。 数据 数值和字符等，即程序加工对象。 堆栈 临时保存的返回地址或中间结果。 为避免三类信息混淆，将它们存放在各自的存储区内，即分段存放。,分段存放的另一个目的是：用16位地址信息产生20位物理地址。,2248,8086 1MB的存储器空间最多能分成多少个段?1MB空间最少能分成多少个段？(各段连续、不重叠),思考题,2348,2 逻辑地址和物理地址,物理地址= 16段基址+偏移地址。即： PA16 SAEA,2448,存储单元的逻辑地址和物理地址 逻辑地址（编程时使用） 段基地址(16位)段的起始地址 0（216-1），即：0000HFFFFH 偏移地址(16位)某段内指定存储单元到段基地址的距离 0（216-1），即：0000HFFFFH 物理地址（20位，地址线上送出的存储器绝对地址） 1MB（220）存储区中的某一单元的地址 0（220-1），即：00000HFFFFFH,不唯一,唯一,2548,物理地址计算方法 物理地址段基址16+偏移地址 PA SA EA（有效地址） 16位的段基址左移4位，相当于在段基址最低位后添4个“0”。,段地址容量64kB216B,2648,逻辑地址和物理地址含义,逻辑地址（Logical Address） 在微处理器内部、程序员编程时采用的地址 某个存储单元可以有多个逻辑地址 逻辑地址段基地址偏移地址 段基地址逻辑段起始地址（段首址）的高16位 偏移地址距离段首址的位移量 物理地址（Physical Address） 存储器的绝对地址（实际地址） 地址总线上输出的地址，用于外部硬件连接 每个存储单元只有一个唯一的物理地址,逻辑地址由微处理器在输出之前转换为物理地址,2748,举例,每个存储单元只有唯一的物理地址。 但可有不同的逻辑地址。,3、逻辑地址来源,EA-有效地址,段寄存器和其他寄存器组合指向存储单元示意图：,演示,3048,4、对内存的访问,三属性,小端方式,How to open an egg, from the little end or the big end ?,3148,80286,16位数据总线，24位地址总线（16MB主存） 实方式（Real Mode） 与8086工作方式一样 保护方式（Protected Mode） 提供存储管理、保护机制和多任务管理的硬件支持 IBM PC/AT机使用Intel 80286 CPU,四、 80286 CPU的内部结构,图 2.5 80286 CPU的结构框图,3348,本节小结,8088/8086 CPU内部结构 EU、BIU、指令流水 存储器分段 逻辑地址、物理地址的计算方法 寄存器的配置 各寄存器的功能 FR各位的含意,本节重点,3448,80386CPU主要性能特点： 32 位微处理器, 80386DX内部和外部数据总线均为 32 位,可寻址 4 GB存储空间; 80386SX外部数据总线 16 位，可寻址 16 MB存储空间。 CPU具有段页式存储器管理部件，4 级保护机构，并支持虚拟存储器。 3 种工作方式： 实地址方式 虚地址保护方式。 虚拟 8086 方式。,2.2 80386 CPU的功能结构,3548,实地址方式(real address mode) 保护虚拟地址方式(protected virtual address mode)即保护方式 虚拟8086方式(virtual 8086 mode),3648,一、三种工作方式：,指令流水线,地址流水线,二、80386功能结构,图 2.7 80386 CPU的基本寄存器集,三、寄存器,3848,80386 CPU的寄存器,1.通用寄存器EAX、EBX、ECX、EDX,既可作 32 位寄存器， 又可将低 16 位作一 个16 位寄存器或两个独立的 8 位寄存器被访问； 对 16 位寄存器、 32 位寄存器低位上的操作不影响高 8 位或高 16 位的内容。 通常用法：EAX作累加器；EBX作基址寄存器；ECX作计数；EDX存放数据，作I/O端口地址。,EIP:指令指针 EBP/ESP:堆栈操作使用；,3948,4. 标志寄存器EFLAGS,结果低8位1的个数为偶数时置1;,6个状态、3控制、2个保护方式、2新增,4048,5. 段寄存器和段描述符寄存器,代码段寄存器CS(Code Segment) 数据段寄存器DS(Data Segment) 堆栈段寄存器SS(Stack Segment) 附加数据段寄存器(Extra Data Segment)ES、FS和GS,80386运行在 8086 实地址方式和运行在虚地址保护方式下含义不同。,6. 控制寄存器(Control Register),保存最后出现页故障的全 32 位线性地址，以便当产生页故障时，用来报告错误信息。,4248,7. 系统地址寄存器(System Address Register),系统地址寄存器有4个: GDTR 全局描述符表寄存器 IDTR 中断描述符表寄存器 TR 任务状态寄存器 LDTR 局部描述符表寄存器,4348,8. 调试寄存器(Debug Register),9. 测试寄存器(Test Register),4448,小 结,8086/8088 CPU的功能结构：BIU、EU 8086/8088 CPU的寄存器组织 8086存储器的分段 物理地址、逻辑地址、有效（偏移）地址； 80386CPU的功能结构 80386CPU的三种工作方式 80386 CPU共34个寄存器(特别注意与8086不同的),4548,四、80486及Pentium微处理器（自学）,8048680386803878KB Cache 浮点处理单元FPU 8086/8088：8087，80286：80287，80386：80387 高速缓冲存储器Cache 微处理器与主存之间速度很快但容量较小的存储器 用于提高整个存储器系统的存取速度 复杂指令集计算机CISC融合精简指令集计算机RISC的技术特点,4648,Pentium,俗称的80586微处理器，奔腾微处理器 32位结构，连接主存的外部数据总线却是64位 超标量（Superscalar）技术 具有可以并行工作的2条整数处理流水线，可以达到每个时钟周期执行2条指令 双路高速缓冲结构 8KB代码高速缓冲存储器 8KB数据高速缓冲存储器,4748,P43： 2、3、6、7、8、9,作业,2、8086/8088CPU中BIU部件和EU部件各由哪些部分组成？各自的功能是什么？ 3、逻辑地址和物理地址的关系是什么？若已知逻辑地址为B100H：A300H，试求物理地址。 6、80386CPU有哪