数电实验报告【武大电气】.docx

数电实验报告数字电路实验报告专业:电气工程与自动化实验一：组合逻辑电路分析一 实验目的1 熟悉基本逻辑电路的特点。2 熟悉各类门的实物元件以及元件的使用和线路连接。3 学会分析电路功能.二 实验原理1 利用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。2 门电路的输出端连接逻辑指示灯，灯亮则输出为高电平，灯灭则输出低电平。3 依次通过门电路的输入电平与输出电平，分析门电路的逻辑关系和实现的逻辑功能。三 实验元件1 74LS00D2 74LS20D四 实验内容(1)实验内容一：a.实验电路图：由上述实验电路图接线，在开关A B C D选择不同组合的高低电平时，经过对灯X1亮暗的观察，可得出上图的逻辑真值表。b、逻辑电路真值表：ABCDY00000000100010000111010000101001100011111000010010101001011111001110111110111111实验分析：由实验逻辑电路图可知：输出X1=AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 (2)实验内容2：密码锁a.实验电路图：ABCD分析该密码锁电路的逻辑功能可知：灯泡X1端的输出方程为L=ABCD接着通过实验，改变A B C D的电平，观察灯泡亮暗，得出真值表如下： b.真值表：ABCDL00000000100010000110010000101001100011101000010011101001011011000110101110011110实验分析：由真值表（表1.2）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD为1001.因而，可以得到：X1=，X2=。五实验体会：1. 这次实验应该说是比较简单，只用到了两种不同的与非门构成一些基本的逻辑电路。2. 分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换已到达实验所要求的目的结果。3. 我们组在此次实验过程中出现过连线正确但没出现相应的实验结果的情况。后经分析发现由于实验器材使用的次数较多，有些器材有所损坏，如一些导线表面是好的，其实内部损坏，因而意识到了连接线路时一是要注意器材的选取，二是在接线前一定注意检查各元件的好坏。实验二：组合逻辑实验(一)半加器和全加器一实验目的：熟悉几种元器件所带的门电路，掌握用这些门电路设计一些简单的逻辑组合电路的方法。如半加器，全加器，判奇电路等。二 预习内容：1 复习用门电路设计组合逻辑电路的原理和方法步骤。2 复习二进制数的运算。3 利用下列元器件完成：A 完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图。B 完成“异或”门设计的3变量判奇电路的原理。三实验元件：174LS00274LS136374LS283474LS51四实验内容：1、用与非门组成半加器由理论课知识可知：=根据上式，设计如下电路图：2、用异或门、与或非门、与非门组成全加器由理论课知识可知：=根据上式，设计如下电路：实验结果如下表所示：被加数A01010101加数B00110011前级进位C00001111和Si01101001新进位Ci000101113、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0。根据题目要求可知：输出L=则可以设计出如下电路：实验结果如下表：输入A00001111输入B00110011输入C01010101输入L011010014、“74LS283”全加器逻辑功能测试测试结果如下表：被加数A4A3A2A10 1 1 11 0 0 1加数B4 B3B2B10 0 0 10 1 1 1前级进位C00或10或1和S4S3S2S11 0 0 0或1 0 0 10 0 0 0或0 0 0 1 新进位C401五实验体会：1. 通过本次实验，掌握了半加器与全加器的逻辑功能的运用。2. 通过本次试验，深刻认识到了组合逻辑电路设计的多样性，并初步掌握了一些常用的设计组合逻辑电路的方法。3. 这次实验的逻辑电路图更为复杂，涉及了异或门、与或非门、与非门三种逻辑门。对应的元器件的引脚图也很容易弄错。特别是74LS51中有两种与或非门，一种是 AB+CD取非，另一种是ABC+DEF取非。实验三：组合逻辑实验（二）数据选择器和译码器的应用一、实验目的：熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。二、 预习内容：1. 了解所有元器件的逻辑功能和管脚排列,复习有关数据选择器和译码器的内容。2. 用八选一数据选择器产生逻辑函数L=ABC+AB+BC+C和L=ABC3. 用3线8线译码器和与非门构成一个全加器。三、实验内容：1、数据选择器74LS151的使用设计产生逻辑函数ABC +ABC+ABC+ABC则L=m3D3+m5D5+m6D6+m7D7实验电路如下：实验真值表如下：ABCL00000010010001111000101111011111由上述真值表即可验证确实是产生了逻辑函数ABC +ABC+ABC+ABC 2、用3线8线译码器74LS138和与非门构成一个全加器 逻辑表达式为Si=ABC+ABC+ABC+ABC Ci=ABC+ABC+ABC+ABC 设计电路图如下：实验真值表如下：ABCCiSi0000000101010010111010001101101101011111由真值表即可验证确实是产生了逻辑函数 Si=ABC+ABC+ABC+ABC Ci=ABC+ABC+ABC+ABC 即为全加器的逻辑表达式。3.扩展内容：用一片74LS151构成四变量的判奇电路。 画出如下电路图：图3.4 74LS151做成的判奇电路通过实验得到如下真值表：ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110表3.4 判奇电路真值表四、实验体会：1. 数据选择器用来对数据进行选择，特别选择适用于函数的分离，是比较常用的组合逻辑器件；译码器用于数据的编码与译码中，也是较常用的逻辑器件。2. 集成的组合逻辑电路也是有简单的门电路组合而成，可以根据对逻辑电路的连接,集成的逻辑器件之间可以相互转化，功能也进行了扩展了。实验四：触发器和计数器一、实验目的1、熟悉J K触发器的基本功能和原理，了解74LS107的引脚图。2、了解二进制计数器74LS163的工作原理，并将其改为十进制计数器。二、预习内容：1）复习有关R-S触发器，J-K触发器，D触发器的内容。2）预习有关计数器的工作原理。3）用74LS163和与非门组成十进制计数器，六进制计数器。设计电路图。三、实验内容1、RS触发器逻辑功能测试用一块74LS00与非门构成RS触发器，用万用表测量Q及的电位，并记录于下表中图4.1 RS触发器电路图实验记录表格如下：RSQQ触发器电位0101低电位1010高电位11QQ保持0011不确定表4.1 RS触发器实验功能表2、六进制计数器图4.2 六进制计数器3、十进制计数器图4.3 十进制计数器4、六十进制计数器图4.4 六十进制计数器输出QA QB QC QD 从0000逐渐增1直至1010，此时QA=1,QC=1,经过与非门后为低电平，输入至LOAD异步置数0000，又开始了下一轮的计数。故计数范围为00001001，为十进制计数器。三、 实验体会：1 学会计数器、译码器、显示器等器件的使用方法。2 学会用它们组成具有计数、译码、显示等综合电路，并了解它们的工作原理。利用常用计数器实现非常用进制计数器.实验五：555集成定时器一、实验目的：熟悉并使用555集成定时器构建单稳态触发器、多谐振荡器、施密特触发器（以接触开关的形式体现）。二、预习内容：复习有关555集成定时器的内容和常用电路三、实验内容：1、 555单稳态电路实验电路图如下：通过示波器观察输出波形得出的是脉冲波，脉宽约为0.1秒与tw=RCln3大致相等。OUT（3）端电压04.9V，CON（5）端电压03.3V，与理论值Vcc及2/3Vcc相吻合。2、 555多谐振荡器实验电路图如下：通过示波器观察到输出波形为脉冲波，周期是32微秒。tph和tpl相差不是很大，占空比为百分之五十几。测出的频率与f=1.43/(R1+2R2)*C很接近。3、接触开关实验电路图如下：触摸线当用手靠近或接触触摸线时，发光二极管LED1即亮，离开后即灭。上述电路是一种变形的施密特触发器，当用手接触触摸线时，改变了2端电平的稳定，施密特触发器被触发，产生高电平，LED亮。外界干扰脉冲去除后，触发器又回到稳定，输出低电平，LED灭。四、实验体会：1 本次实验是关于555集成定时器以及它构建的触发器和振荡器。555定时器在逻辑电路中用得非常广泛。可以由它产生各种各样的脉冲波形。因此，我们要熟练地掌握它的工作原理以及它构成的触发器和振荡器。2 在下一个实验也要用555定时器构建的振荡器，振荡周期为1秒。实验六：数字秒表一实验目的：1、了解数字计时装置的基本工作原理和简单设计方法。2、熟悉中规模集成器件和半导体显示器的使用。3、了解简单数字装置的调试方法，验证所设计的数字秒表的功能。二实验元件：集成元件：555一片，74LS163一片，74LS248两片，LED两片，74LS00两片。二极管IN4148一个，电位器100K一个，电阻，电容三实验内容：1、实验原理框图秒信号发生器控制电路秒计数器译码电路数码显示器秒信号发生器用555定时器构建多谐振荡电路而成，六十进制计数器用两块74LS163组成，译码电路由74LS148组成，数码显示由LED组成。2、设计内容及要求用上述元器件设计一个数字秒表电路，电路包含秒脉冲发生器、计数、译码，显示00至59秒。具有清零、停止、启动功能。3实验电路图设计如下：图7.1 数电实验考试数字秒表实验原理图实验原理图各部分功能说明：1、由555定时器构成多谐振荡器是秒脉冲发生器实验过程中将电阻R1换成100k的电阻，R2换成22k的电阻，电容C1换成10uF电容。通过计算可知此多谐振荡器的输出脉冲的周期为，即频率为，可以近似看作秒脉冲，实验时，脉冲周期基本接近1秒。2、由两片74LS163构成六十进制的加计数器，配合74LS248和数码管构成可视数字秒表74LS163（U2）和74LS163（U3）输入端均接低电平。在CLK有秒脉冲输入、且使能端ENP、ENT及置数端LOAD均接高电平情况下，当74LS163（U2）输出达到9时，74LS163（U2）清零，74LS163（U3）计数一次，当74LS163（U2）输出达到9且74LS163（U3）输出达到5时，74LS163（U2）和74LS163（U3）均清零，所以，这部分的功能就是实现60进制加计数（显示范围0059）。74LS248是译码器，将74LS163（U2）输出端的信号译为数码管的输入信号，驱动数码管工作。3、清零、启动、停止计数功能由开关J1和J2实现当J1接低电平，两片74LS163置数端LOAD接入低电平，则输出端置零，起到清零作用。当J2接低电平，两片74LS163使能端ENP、ENT（高电平有效）接入低电平，使能端无效，两片74LS163不工作，起到停止计数的作用。当J1和J2都接高电平，两片74LS163正常工作，起到开始计数功能。四实验体会：本次实验作为一个综合性的实验，我有两点很深的感触:1）掌握了先在电脑上进行仿真，准备好实际操作的电路图，然后实际接线的方法，同时发现实际接线时会出现一些仿真时不曾出现的状况。2）本次实验是个综合性的实验，它几乎涵盖了前面所有实验的知识，既有组合逻辑电路的设计又有时序电路的设计，这就要求我们再面对复杂的问题时要学会将问题分解为一个一个的小模块，并找准这些小模块对应的简单的逻辑原型。这样处理问题有条理，也省事。 实验报告小结语：在数电实验中我学了很多基本操作，实验课的学习使我们进一步加强了动手能力。对于我们学电的同学来讲，按说我们应该对一些基本元件的使用方法及参数确定非常清楚，其实恐怕大多数的同学都做不到这一点。原因很简单理解不够深刻。其实我感觉做只有通过实验验证，证实了某种设计的正确性，才可以进入实物的制作阶段，这样可以节省大量的制作成本，减少不必要的浪费。要把自己学到的课本知识真正的应用于实践，就必须经得起实践的检验，实验操作是通向实物试制的通行证。 实验，让我感觉到了