视频火灾探测系统的硬件设计与现实-毕业论文.docx

分类号 密级 UDC注1 硕 士 学 位 论 文视频火灾探测系统的硬件设计与实现（题名和副题名）刘美成（作者姓名）指导教师姓名 张捷 副研究员 学 位 类 别 工学硕士 学 科 名 称 控制理论与控制工程 研 究 方 向 嵌入式系统 论文提交时间 2015年1月15日 注1：注明国际十进分类法UDC的类号。 声 明本学位论文是我在导师的指导下取得的研究成果，尽我所知，在本学位论文中，除了加以标注和致谢的部分外，不包含其他人已经发表或公布过的研究成果，也不包含我为获得任何教育机构的学位或学历而使用过的材料。与我一同工作的同事对本学位论文做出的贡献均已在论文中作了明确的说明。研究生签名： 年 月 日 学位论文使用授权声明南京理工大学有权保存本学位论文的电子和纸质文档，可以借阅或上网公布本学位论文的部分或全部内容，可以向有关部门或机构送交并授权其保存、借阅或上网公布本学位论文的部分或全部内容。对于保密论文，按保密的有关规定和程序处理。研究生签名： 年 月 日硕士学位论文 视频火灾探测系统的硬件设计与实现摘 要目前通用的火灾探测手法一般感烟式、感温式、感光式等，这些探测手法一般是通过各种传感器感知到火焰的烟雾、温度、亮度等信息，然后发出报警，但是这些方法都有其缺点。在大空间建筑中这些火灾探测方法，无法实现火灾的早期探测与报警，无法更早的消除火灾以减少生命和财产的损失。对于基于视频的火灾探测方法，由于当火灾发生时，摄像头能够立即捕获到火灾的视频信息，然后通过一定的图像算法处理，识别出火灾，发出报警，从而可以实现火灾的早期探测，通过改进图像算法，能够减少火灾识别的错误率，从而实现火灾探测的快速与准确。基于上述目的，本文设计了一套以DSP和ARM为核心的火灾探测系统。本系统中分别采用了TI的TMS320DM642和飞思卡尔的i.MX27作为CPU，利用了DSP强大的数据处理能力和ARM丰富的接口，以及ARM强大的视频压缩能力。本系统主要分为两个子系统：视频处理系统（以DSP为核心），视频传输系统（以ARM为核心）。本文分别详述了两个子系统的各个模块的硬件设计，包括电源模块、外部存储器模块、视频输入输出模块、串口模块、以太网模块等。本文并对硬件系统进行了相应的软硬件调试，硬件系统能够正常工作。关键词：视频火灾探测，DSP，ARM， TMS320DM642， i.MX27IAbstractFire detection techniques are currently smoke type, temperature-sensitive, sensitive type, etc. These techniques are generally perceived to detect fire through a variety of sensors to sense temperature, brightness and other information. But these methods have their shortcomings. In large space buildings, these fire detection methods can to detect fire earlier in order to reduce the loss of life and property. For video-based fire detection method, when the fire broke out, the camera can capture immediately the video information of fire, identify the fire through a certain image algorithm processing, and sound an alarm at last. The method can achieve early detection of fire. It is possible to reduce the fire detection error rate by improving the image algorithm, to achieve fast and accurate fire detection.For these purposes, we design a fire detection system based on DSP and ARM. The system uses TIs TMS320DM642 and Freescales i.MX27 as CPU. DSP has powerful data processing capabilities. ARM has rich interface and powerful video compression capabilities. The system consists of two subsystems: video processing system (DSP as the cpu), video transmission system (ARM as cpu). This paper details the hardware design of each module of two subsystems, including power modules, external memory module, video input and output module, serial module, Ethernet module, etc. In this paper, the system is debugged based on hardware and software, and the system works properly.Key words: Video-based fire detection, DSP, ARM, TMS320DM642, i.MX27硕士学位论文 视频火灾探测系统的硬件设计与实现目 录DOCUMENT TITLE摘 要IAbstractII目 录III1 绪论- 1 -1.1 本课题的研究背景及意义- 1 -1.2 发展现状- 1 -1.3 本文主要内容- 2 -1.4 论文结构安排- 2 -2总体设计- 4 -2.1 总体设计需求- 4 -2.2 系统设计方案- 4 -2.3 系统总体设计- 5 -2.4 本章小结- 5 -3 视频处理系统设计- 6 -3.1 总体设计- 6 -3.2 CPU-TMS320DM642- 6 -3.3 电源模块- 7 -3.3.1供电模块- 7 -3.3.2电源监控模块- 9 -3.4 EMIFA存储器扩展模块- 10 -3.4.1 EMIF接口- 10 -3.4.2 SDRAM存储器模块- 11 -3.4.3 FLASH存储器模块- 13 -3.5 视频模块- 14 -3.5.1 TMS320DM642的视频口- 14 -3.5.2视频输入模块- 15 -3.5.3视频输出模块- 17 -3.6 串口设计- 19 -3.7 系统配置- 21 -3.7.1 PLL倍频因子- 21 -3.7.2 芯片启动模式- 21 -3.7.3 芯片结点(Endian)模式- 22 -3.7.4 EMIF输入时钟- 22 -3.8 I2C总线- 22 -3.9 JTAG模块- 23 -3.10 本章小结- 24 -4视频传输系统254.1 总体设计254.2 CPU-i.MX27254.3电源模块274.3.1电源需求274.3.2 电源模块设计284.3.3 电源模块PCB设计294.4 系统时钟304.5 复位模块314.6 RAM存储器扩展334.6.1 增加型SDRAM控制器（ESDRAMC）334.6.2 外扩DDR SDRAM设计354.7 FLASH存储器扩展364.7.1 NAND Flash控制器（NFC）364.7.2 外扩NAND Flash设计384.8 视频输入模块394.8.1 CMOS传感器接口（CSI）394.8.2 视频输入模块设计404.9以太网模块414.9.1 快速以太网控制器(FEC)424.9.2 以太网接口电路设计434.10串口设计464.10.1 RS232电路设计474.10.2 RS485电路设计484.11其它电路494.11.1 JTAG接口电路504.11.2 BOOT模式选择电路504.12 本章小结515 系统调试515.1 视频处理系统调试515.1.1 电源模块525.1.2 复位模块525.1.3 TMS320DM642时钟535.1.4 外部存储器545.1.5 视频模块565.1.6 串口模块565.2 视频传输系统调试565.2.1 电源模块565.2.2 复位模块575.2.3 I.MX27时钟585.3 操作系统的建立595.3.1 串口调试595.3.2 下载Bootloader和内核595.4 系统联调615.5 本章小结616 总结与展望61致 谢62参考文献63V硕士学位论文 视频火灾探测系统的硬件设计与实现1 绪论1.1 本课题的研究背景及意义人类文明发展过程中会遇到各种灾害，火灾是其中的一种，而且火灾带来的伤害和损失是巨大的、不可复原的。据统计，从2007年到2014年，每年平均发生10几万起火灾，伤亡人数达到1000多，财产损失每年达到10几亿，给国家的社会、经济和人民的人身安全造成了很大的影响。随着中国经济的不断发展，出现了各种大空间建筑，如公共娱乐场所、候车大厅、集贸市场、仓库和油库等，这些场所一般是人员的集中地和物品的存放处，且存在各种危险的火源、可燃物等，很容易引发火灾的发生，且如果发生火灾，将带来巨大的生命财产和物质财产的损失。因此，对上述类似大空间建筑的火灾探测就显得更加的重要。目前通用的火灾探测手法一般感烟式、感温式、感光式等1，这些探测手法一般是通过各种传感器感知到火焰的烟雾、温度、亮度等信息，然后发出报警。这些方法应用很广泛，已经被应用到各种场景中，如宾馆、住宅等，但是这些方法都有其缺点。在大空间建筑中这些火灾探测方法一般需要在火势已经很旺的时候才能发现警报，无法实现火灾的早期探测与报警，无法更早的消除火灾以减少生命和财产的损失。而且这些方法很容易发生误判，给人们的生活同样造成困扰。为了更好的发挥探测火灾的效果，一般会在场景中布置很多上述传感器，从而使得成本很高。因此，急需一种能够更快速准确的低成本的火灾探测的方法，且能适应大空间建筑。随着图像信息、处理技术和DSP（Digital Signal Processor,数字信号处理器）技术的发展，将基于DSP的图像信息、处理技术应用于火灾探测与消防的研究也如火如荼2。通过摄像头快速的捕获到火灾的信息，通过智能的图像算法准确的判别出火灾，结合网络技术、现场总线技术、通讯技术等，快速实时的与城市119消防中心进行联动，及时的发现火情、控制火情，从而有效的保护社会财产安全和人民的生命安全3。本文正是在这样的背景下产生的。本文是对视频火灾探测技术的硬件设计研究，良好的硬件设计将为软件提供更好的服务，为火灾探测的性能提供更好的保证。1.2 发展现状目前针对视频火灾探测技术，国内外都进行了各种相应的研究。有针对图像算法的改进，有针对系统框架的设计，也有针对硬件设备的支持。其中关于硬件设备方面的研究，内容大都是关于视频图像采集设备、处理设备和传输设备的选型。基于ARM的方案,ARM主要用于图像处理或者图像传输。文献6采用USB摄像模块采集视频信息，通过在摄像头前端增加红外滤波片获取红外信息，然后通过ARM进行图像算法的处理，最后通过GSM模块进行报警5。文献6基于ARM（S3C2440）实现远程视频监控，并利用烟雾传感器实现烟雾探测6。基于DSP的方案，DSP以其强大的数据处理能力4，主要用于图像数据的处理。文献7利用DSP（TMS320C31）来实现对视频信号的采集和存储，并对采集到的视频数据进行处理，最后对图像进行压缩，传送给监控主机7。文献8通过CCD摄像头，在前加红外波光片，由DSP采集双波段图像进行处理8。基于FPGA+DSP方案，FPGA主要用于图像采信以及一些辅助功能，DSP主要进行图像数据的算法处理。文献9基于FPGA+DSP实现对红外地面林火的目标检测，利用红外热像仪获取视景的红外信息，然后采用FPGA+DSP的方式实现对图像信号的处理，FPGA实现图像数据的接收和预处理，DSP主要实现图像处理算法9。文献10利用FPGA采集数字视频图像并进行预处理，然后DSP进行相应的智能图像算法处理，最后通过微波通信将处理结果送到监控主机10。基于CPLD+DSP方案,CPLD的作用与FPGA相似。文献11基于CPLD+DSP实现智能火灾监控系统视频采集与处理模块的研制，CPLD主要负责视频图像的采集，DSP负责图像处理11。由上述可发现，可供选择的设备主要有DSP、FPGA、ARM。DSP主要特点是主频高，信号处理能力强，主要用来进行图像算法的处理；FPGA作为一种可编程的逻辑器件，处理速度快，但灵活性差，所以FPGA一般用于图像的采集或者系统的辅助运算，来减轻FPGA的负担，但FPGA制作成本高，且不具有通用性；ARM具有丰富的模块，且可带操作系统运行，主要实现视频数据的传输以及与监控主机的通信。1.3 本文主要内容本系统主要是在大空间下，实现对火灾的快速探测与报警，并实现视频的传输功能。本文主要是该系统的硬件设计研究，主要工作分为三部分：（1）根据系统应用需求，选择合适的硬件方案，保证性能优，成本低，开发难度低。（2）在系统总体方案的基础上，对系统的各个模块进行具体的硬件设计，主要包括器件的选型、原理图的绘制和PCB图的绘制。（3）对硬件系统进行调试，包括硬件电路的测试、软件的调试与验证。1.4 论文结构安排本文的章节安排主要如下：第一章：绪论，提出本课题的背景和意义，以及发展现状。第二章：方案设计，根据系统的应用需要，选择合理的硬件系统方案。第三章：视频处理系统设计，主要讲述了以DSP为核心的视频处理系统的各模块的硬件设计。第四章：视频传输系统设计，主要讲述了以ARM为核心的视频传输系统的各模块的硬件设计。第五章：系统调试，主要是对硬件进行测试，并进行软件的调试与验证。第六章：总结与展望，总结本系统的研究工作，并提出本系统需要改进和完善的地方。712总体设计2.1 总体设计需求视频火灾探测系统一方面需要完成视频的采集、编解码、压缩、传输功能，另一方面需要能够运行复杂的视频图像处理算法和处理大量的视频图像像素信息。总体来说，该系统需要满足以下几点要求：（1）较高的视频分辨率本系统中采集的视频主要用于图像算法的处理和视频监控。图像算法处理对图像的清晰度具有较高的要求，视频监控也需要视频源具有基本的分辨率。为了满足这两点要求，采集的视频要达到D1标准，分辨率达到720*576，帧速率达到25f/s。（2）高效的视频压缩能力如果视频不经过压缩进行传输，D1标准的视频将需要约240Mbps的带宽，带宽为10/100Mbps的快速以太网显然没法满足要求。所以需要对视频数据进行高效的压缩，并实时的进行传输，显示端进行高效的解压。（3）较强的图形处理能力由于需要对视频图像中的火焰、烟雾进行一定的图像算法处理，并且该处理过程需要在一帧图像周期内完成，所以系统需要有较强的图形处理能力。2.2 系统设计方案根据上述系统要求，嵌入式平台方案主要有以下三种：（1）DSP系统方案。使用单个DSP进行视频图像处理，如DM642，并进行视频压缩。由于视频图像处理与视频压缩都需要占有较多的软件资源，所以该方案必然无法满足实时性。（2）ARM系统方案。采用具有视频解压缩模块的ARM处理器，如i.MX27。虽然这种处理器具有视频压缩模块，且不占用CPU，但其图像处理的运算能力不及DSP。根据以前的项目经验，证实这种方案也无法满足实时性。（3）DaVinci系统方案。采用TI的具有DaVinci系统的多核处理器，如DM6446。这种处理器采用TI公司最新的内核TMS320DM644x+DSP,包含C64核、DSP核、AtLM926核、加速器和外设。具有视频编解码压缩模块和强大的DSP处理器，但该系统硬件、软件开发复杂度都较高，成本高。综合以上情况，提出一种DSP+ARM的方案。DSP进行视频图像处理，ARM进行视频的压缩以及以太网传输。2.3 系统总体设计如图2.1为硬件系统的总体框图。系统通过可见光摄像头和红外摄像头分别采集现场的可见光视频和红外视频，采集到的视频是模拟量，经过解码器的模数转换成为DSP处理器可以识别的数字视频流。DSP（如DM642）集成多个视频口，可以同时接收多路视频。接收到的视频通过DMA的方式存储在外部大容量存储器SDRAM中，以便之后的图像处理使用。经过对两路视频图像信号进行一定的图像算法处理之后，根据结果判断是否有火灾，并通过简单的IO接口对外报警，同时会在原可见光图像中对火灾进行标志。处理后的图像也经DSP的视频口输出，再通过编码器的数模转换成为模拟量上传到显示器用于显示。DSP处理后的视频也会传输给ARM，ARM（如i.MX27）利用内部嵌入的H.264编码模块对视频数据进行压缩处理，并将压缩处理后的视频数据经以太网上传到上位机用于显示。图2.1 硬件系统总体框图系统主要分为以DSP为核心的视频处理系统和以ARM为核心的视频传输系统。2.4 本章小结本章主要讲述了系统的总体设计需求，并根据设计需要选择最优的设计方案，然后根据设计方案提出总体设计。总体设计为系统的硬件详细设计提供了指导作用。3 视频处理系统设计3.1 总体设计视频处理系统主要任务是提供一个具有强大图像处理能力的系统，所以采用具有强大运算能力的数据信号处理器（DSP）作为CPU，然后扩展外部模块实现各种功能。如图3.1所示为视频处理系统的总体设计框图。图3.1 视频处理系统总体框图视频处理系统的CPU采用TMS320DM642芯片，该芯片是一款功能强大的DSP，能够满足本系统的要求。系统接收两路视频输入，需要2路视频解码模块实现视频信号的模数转换。DM642通过两路视频口（VP1、VP2）接收转换后的数字视频信号，用于图像算法处理。DM642通过EMIF接口外扩SDRAM，用于存放视频数据和其它内容，外扩FLASH用于存放代码和其它非易失性数据。DM642处理过的数字视频信号通过一路视频口（VP0）传送给视频编码模块，视频编码模块通过数模转换将数字视频信号转换成模拟视频信号用于远端的监控显示器显示。采用并串转换芯片将DM642的数据口转换成串口RS232和RS485，用于调试和通信。电源模块为各个模拟提供所需要的电压，1.4V、1.8V、3.3V等。3.2 CPU-TMS320DM642视频处理模块的CPU采用TMS320DM642。TMS320DM642（ 以下简称DM642）是TI开发的第二代高性能的DSP，具有较高的主频，内部集成多种算术逻辑单元，多个功能丰富的视频口，并提供易于扩展外部存储器的接口，特别适合应用于数字多媒体。该DSP采用高级超长指令字结构，在一个指令周期内能够并行处理多条指令。该处理器具有较高的时钟频率，时钟频率分为三个档次500MHz/600MHz/700MHz,可通过外部硬件配置选择不同的时钟频率，本系统设计中采用600MHz时钟频率12。DM642具有6个算术逻辑单元（Arithmetic and Logic Unit，ALU），每个逻辑单元能够支持单时钟周期内的多组数据的乘法运算。在对视频图像数据处理里，必然会产生大量的乘法运算，一般处理器乘法运算会占用多个时钟周期，而DM642只需要一个时钟周期即可完成8对8位数据的乘法或者16位数据的乘法运算，这一特点大大减少了程序的运行时间 13。DM642共有三个视频口，每个视频口又分为A、B通道，可采集2路视频（8/10位）。每个通道内部集成了视频缓冲区（FIFO），用来存储视频图像数据，配合强大的EDMA（Enhanced Direct Memory Access），可实现视频流的高速转移，从而保证系统在视频采集端的低延时14。DM642提供外部存储器扩展接口（EMIF），该EMIF具有64位数据总线，可以外部存储器直接相连，最高总线频率可达133MHz。EMIF提供了4个片选使能引脚，可同时对多个外部存储器的进行扩展，且支持不同的数据总线位数（8位、16位、32位、64位）的外部器件，可扩展不同类型的外部存储器，如SDRAM、FLASH等 12。多媒体应用中需要对大量视频图像数据进行存储，DM642的EMIF能够很好的满足该要求。3.3 电源模块电源是系统的重要组成部分，任何系统都需要电源的支持才能工作。以DM642为CPU的视频处理系统的电源模块主要包括供电模块和电源管理模块。3.3.1供电模块该模块采用5v电压供电。DM642主要电压为1.4v的内核电压CVDD和3.3v的外围IO电压DVDD。内核电源需要先于外围IO电源先上电。本系统中采用TI的电源芯片TPS54310产生系统所需的1.4v电压和3.3v电压。该芯片可输入3到6v的电压，输出电流高达3A。输出电压0.9V到3.3V可调，精度达1%，具有外部补偿的设计灵活性。具有较宽的PWM频率，有固定的350KHz、550KHz，或者280KHzg到700KHz可调。主要应用于低功耗、高密度系统和高性能的FPGAs 、DPSs、ASICs和微处理器。图3.2 TPS54310典型电路如图3.2为TPS54310典型电路16。J1为5V输入，J3为输出。R2、R5、R6、C4、C5和C6形成环补偿电路，通过配置R4和R5可获得一定的输出电压，计算公式如公式（3.1）所示。VOUT=0.891R4+R5R4 （3.1）本系统中所需电压分别为1.4V和3.3V，所以可配置R4、R5分别为17.4K、10K和10.2K、27.4K。当RT和SYNC都悬空时，电源频率为350KHz，在RT和模拟地之间连接一个68K到180K的电阻可以使得电源频率在280KHz到700KHz之间1516。计算公式如公式（3.2）所示。R=100kfSW500kHz （3.2）其中fSW为所求的电源频率，R为R_T与模拟地之间的电阻阻值。本系统中选择700KHz电源频率，则R约为71.4K。本系统中有两种电压，且两种电压有上电顺序的要求。为满足这种要求，可以利用TPS54310的PWRGD引脚和SS/ENA引脚。其中PWRGD为电源的开漏输出，当VSENSE90%V_ref时，PWRGD输出高电平，否则输出低电平。SS/ENA为电源芯片的使能引脚。通过连接1.4V电源芯片的PWRGD引脚和3.3V电源芯片的SS/ENA引脚，即可实现1.4V电压先于3.3V电压上电。本系统中视频编解码电路需要1.8V和3.3V的电压，以及相应的模拟电压1.8VA和3.3VA。本设计中采用TPS767D318芯片获得视频编解码电路所需要的1.8VA和3.3VA。如图3.3为TPS767D318电路图。输入为5V，1OUT和2OUT输出固定电压1.8V和3.3V。利用磁珠BLM1BPG121SN1将数据电压1.8V、3.3V转化成相应的模拟电压1.8VA、3.3VA。每个电压需匹配相应的滤波电容，示意图中没有显示。图3.3 TPS767D318连接示意图3.3.2电源监控模块在DM642芯片的电源达到相应的电平之前，需要保证DM642处于复位状态。本系统中通过电源监控电路实现这种功能。采用TI的TPS3307-18芯片，该芯片为3路监控芯片，可监控3.3V、1.8V和一路可调电压（1.25V）。上电产生固定的200ms的复位信号，不需要外部电容，可产生高、低电平两种复位信号17。如图3.4为电源监控电路。TPS3307-18分别监控3.3V、1.8V和1.4V电压，输出高低电平两种复位信号，其中高电平复位信号可用于串口电路复位，低电平复位信号用于系统复位。同时通过按键S1可进行手动复位。图3.4 电源监控电路图3.4 EMIFA存储器扩展模块3.4.1 EMIF接口DM642可通过EMIF接口扩展外部存储器，实现对外部存储器的读写控制，同时可连接多路外部存储器，通过引脚CE0CE3作为片选信号，将多存储器分配到不同的地址空间中。这4个空间的地址分别如下所示：CE0空间：0x8000 0000 0x8FFF FFFFCE1空间：0x9000 0000 0x9FFF FFFFCE2空间：0xA000 0000 0xAFFF FFFFCE3空间：0xB000 0000 0xBFFF FFFFEMIF接口提供了丰富的引脚，用于扩展多种外部存储器。具体引脚描述如表3.1所示，引脚分布如图3.1所示。表3.1 EMIF接口引脚描述引脚功能描述AECLKIN外部时钟输入ACLKOUT1、ACLKOUT2时钟输出，AECLKIN引脚时钟、4分频的DSP主频时钟或6分频的DSP主频时钟AED63:0数据总线AEA22:3地址总线ACE3:0空间片选信号ABE7:0字节使能引脚AARE、AAOE、AAWE 、AARDY异步存储器的读使能、输出使能、写使能和准备就绪ASDRAS、ASDCAS、ASDWE同步动态存储器（SDRAM）行、列选通和写使能控制ASDCKESDRAM存储器时钟使能ASWE、ASRE、 ASOE、 ASADS同步突发静态存储器（SBSRAM）写使能、读使能、输出使能和地址选通DM642利用数据总线、地址总线、控制总线、空间片选信号等可扩展多种类型外部存储器，如RAM存储器、FLAHS存储器等。图3.1 DM642的EMIF接口包含的引脚3.4.2 SDRAM存储器模块本系统主要用于视频图像处理，处理过程中会需要存储大量的图像信息，一幅分辨率为720*576的RGB图片需要约1.19M字节的空间，本系统中有两路视频，算法会对两路的图片进行处理，而且会存放连续几帧图像，所以对存储空间的大小有一定的要求。而DM642内部只有256K的RAM，显然无法满足系统对空间的要求，所以本系统中需要扩展外部存储器。DM642的EMIF接口常用的外部扩展存储器为SDRAM（Synchornous Dynamic RAM，同步动态随机存储器），SDRAM工作需要同步时钟，数据的读写和命令的发送都是以同步时钟的边沿信号为准，SDRAM的数据读写数据一般在纳秒级，速度非常快，而且存储空间大，价钱较其它存储器也偏低19。因此出于对实际需求和成本的综合考虑，设计中为DM642扩展了32MBytes的SDRAM存储器，选用2片Micron公司开发的32-bit数据总线的MT48LC4M32B2芯片组成64-bit数据总线与EMFI直连。MT48LC4M32B2芯片由4个存储阵列组成，每个存储阵列具有1M的地址空间，数据总线32位，所以该芯片存储空间为128Mb(16MByte)。所有信号在时钟上升沿有效，3.3V供电20。如图3.2为DM642与两个MT48LC4M32B2的连接示意图。SDRAM的地址线A11:0与DM642的地址线AEA14:3相连，由于该DSP的数据总线是64位的，需要8个字节对齐，而字节使能管脚DQM3:0来决定对齐字节，相当于3位地址线，所以从DM642的地址线的第4位开始相连。两片SDRAM的32位数据总线分别连接DM642的数据线AED31:0和AED63:32。字节使能管脚DQM3:0连接DM642的管脚ABE7:0,其中，DQM0控制DQ7:0字节使能，DQM1控制DQ15:8字节使能，DQM2控制DQ23:16字节使能，DQM3控制DQ31:24字节使能。时钟信号输入引脚CLK与DM642的时钟输出引脚AECLKOUT1相连。时钟使能管脚CKE连接DM642的管脚ASDCKE。芯片选择管脚CS#连接DM642的管脚ACE0。行地址选择管引脚RAS#连接DM642的管脚ASDRAS#/AOE#,列地址选择管脚CAS#连接DM642的管脚AADCAS#/ARE#,写使能管脚WE连接DM642的管脚ASDWE#/AWE#。图3.2 DM642与MT48LC4M32B2连接示意图3.4.3 FLASH存储器模块DM642片内不带非易失性存储器，如EEPROM、FLASH等，系统掉电后，DM642存储器中的数据和程序将全部丢失，所以DM642需要外扩非易失性存储器，用于存储程序和掉电后仍需要保存的数据。本系统中非易失性存储器选择FLASH存储器，FLASH存储器也是通过EMIF进行扩展。Flash存储器为非易失性存储器，数据不会因为断电而丢失。目前Flash主要有两种NOR Flash和NAND Flash。NAND Flash数据的存取是以块的形式进行的，一般一块为512字节，NAND Flash一般比较廉价。NOR Flash的读取可以是随机的，与SDRAM类似，用户可以直接运行NOR Flash中的代码，而无需拷贝到内存中。大容量需求的应用一般采用NAND Flash，如日常用的U盘，小容量需求的应用一般采用NOR Flash，用于存储操作系统等，其读取速度较快21。本系统设计中，在视频处理图像系统中采用NOR Flash，在视频传输系统中采用NAND Flash。本设计中采用AMD公司的AM29LV033C芯片，容量为4Mx8位，电源电压2.7V3.6V，可以与DM642直接连接。AM29LV033C芯片内部存储空间划分为8页，每页有8个扇区，每个扇区大小为64KB，通过片上地址选择不同的扇区。该FLASH芯片的数据存取速度可以达到70ns，低功耗，正常工作模式下电流一般为2-10mA，睡眠模式下电流仅有200nA，寿命可达20年22。如图3.3所示为DM642与FLASH的连接示意图。由于AM29VL033C具有8bit数据总线，因此将DM642的CE1空间配置为8bit宽度。DM642的输出使能与AM29VL033C的输出使能(OE#)的输出使能相连，控制FLASH的输出；DM642的写使能与AM29VL033C的写使能(WE#)的输出使能相连，控制FLASH数据的写入；DM642的ACE1作为片选信号与AM29VL033C的芯片使能(CE)相连。AM29VL033C的8位数据总线直接与DM642的低8位数据总线相连，AM29VL033C的低19位地址总线A18:0与DM642的AEA21:3连接。AM29VL033C的高三位地址用于决定存储区的页，分别为第0-7页。本设计中A21：19三地址引脚用电阻下拉，选择第0页，用GP0控制A21，用户可通过GP0使用第0页的FLASH地址或者第4页的FLASH地址。ACC引脚上拉，使芯片处于硬件加速模式。图3.3 DM642与AM29LV033C的连接示意图3.5 视频模块3.5.1 TMS320DM642的视频口DM642的视频模块拥有3个视频口，分别标示为VP0VP1(Video Port, VP)，每个视频口拥有20位数据信号VPxD19:0，2路时钟信号线VPxCLK1:0，3路控制信号VPxCTL2:0。其中数据信号用于与外部编解码电路进行数据交换，时钟信号用于同步外部编解码电路的时钟，控制信号用于视频同步和使能控制，视频同步主要为场同步、行同步、帧同步等。每个视频口又被划分成两个通道，分别为A、B通道，每个通道既可以配置为视频输入口也可以配置为视频输出口，两通道必须设置为相同的数据方向，即同为输入或同为输出23。其中视频口的引脚还与其他模块的引脚复用，在设计过程中需要注意合理配置引脚的使用。视频口引脚的复用关系如表3.2所示。表3.2 视频口的功能分配视频口名称通道第1功能第2功能VP0A视频口McBSP0B视频口McASPVP1A视频口McBSP1B视频口McASPVP2A视频口单独使用B视频口单独使用DM642内部提供了相关的寄存器设置视频口参数，可设置视频口的方向，用于捕获视频或用于显示视频，可设置视频口的数据流、视频的采样精度等参数。视频输入口支持多种视频流，如ITU-R BT.656、Y/C、Raw等，支持多种采样精度，主要分为8位、10位和20位数据位3种。ITU-R BT.656视频数据流主要包括Y、Cb、Cr3个分量,Y表示图像亮度，Cb、Cr为图像色度，分别是蓝色色差和红色色差，它们的比例为4：2：2。基于亮度信息比色度信息重要的特点，亮度与色度不等的比例也能完好的展示图像信息。采用Y/Cb/Cr的图像表示法，一般2个像素点由2个Y字节、1个Cb字节和1个Cr字节组成，这样2个像素点只需要4个字节的数据。采用一般RGB图像表示法，2个像素需要6个字节的数据。Y/Cb/Cr的图像表示法能够节省数据空间，在图像传输中起着很重要的作用。ITU-R BT.656视频数据流通常采用隔行扫描技术，包括奇偶两场。根据场频和每场图像包含的行数，可分为4种视频格式23，如表3.3所示。表3.3 ITU-R BT.656视频数据格式频率/线数奇偶场线数偶数场线数像素数/行场频60Hz/525线2402406406060Hz/525线2442437206050Hz/625线2882887685050Hz/625线28828872050Y/C视频流与ITU-RBT.656视频流类似，包括Y、Cb、Cr三种分量，比例为4：2：2。但是Y/C视频流输入的模拟视频信号一般分为亮度和色度两路信号，而ITU-RBT.656视频流输入的模拟视频信号为复合视频信号。Raw视频流用于捕获图像传感器的数据。3.5.2视频输入模块DSP的视频模块采样引脚上的视频数据，然后将数据存储到视频模块的缓冲区中，当缓冲区中的数据达到一定的阈值时，就会触发EDMA中断，然后DSP通过EDMA的方式将缓冲区中的数据存入到内存中，然后用户就可以对内存中的视频数据进行处理了。本系统具有两路视频输入，所以需要使用DM642的2路视频口，且均采用8-bit BT.656模式，两路视频口分别为VP1和VP2，且均采用单通道方式，均使用A通道用于视频捕获。在BT.656模式下，视频模块的缓冲区被分成3个部分，分别用于存储Y、Cb、Cr的采样数据，存储Y数据的空间为1280字节，存储Cb、Cr数据的空间均为649字节。输入的视频流被分成Y、Cb和Cr数据流，然后分别填充到视频模块的对应的缓冲区空间中2425。本系统中输入的视频信号为复合模拟视频信号，所以需要视频解码芯片对输入的模拟视频信号进行模数转换，转换成DM642可以进行处理的数据视频信号。本系统中选用TI公司的TVP5150芯片作为视频解码芯片。该芯片超低功耗，在正常工作模式下功耗仅有115mW,省电模式下功耗可达1mW以下。该芯片支持PAL/NTSC/SECAM制式的视频信号，需要1.8V的模拟电压和数字电压，3.3V的I/O接口电压。TVP5150支持两种视频输入方式，1路S-video输入，或者2路复合视频（CVBS）输入，外部时钟由14.31818MHz的晶振提供，产生解码器所需要的27MHz采样频率。除此之外，该芯片还输出时钟信号、同步信号等，用于视频信号的同步、视频的回放等2425。如表3.4所示为本系统中使用到的TVP5150芯片的一些引脚的功能描述。TVP5150内部包含配置寄存器，DM642可通过I2C总线对这些寄存器进行设置，来配置视频信号的不同参数，如色调、明亮度等。表3.4 TVP5150芯片的常用引脚及描述图3.4 视频输入模块示意图如图3.4所示为视频采集部分的连接示意图。图中为TVP5150与视频口1的通道A相连。TVP5150的数据输出口YOUT7:0与DM642视频口的数据口VP1D9:2相连，TVP5150的系统时钟输出给DM642的视频口1的A通道时钟信号VP1CLK0，TVP5150的垂直消隐信号输出给视频口1A通道的控制信号VP1CTL0，由于TVP5150的输出采用的是带有内嵌同步信号的BT.656格式，因此不需要VSYNC，HSYNC,AVID等同步信号。TVP5150的I2C信号与DM642的I2C信号相连。TVP5150由外部14.31818MHz的晶振驱动。视频输入电路设计中需要注意几点：（1）TVP5150的控制口为I2C，其I2C地址是通过YOUT7/I2CSEL引脚确定的，在系统复位后TVP5150通过采样该引脚的电平高低状态来确定I2C地址。本设计中有两路视频输入，使用2个TVP5150芯片，其中一个该引脚上拉，另一个该引脚下拉。I2C地址配置如表3.5所示。表3.5 I2C地址配置I2CSEL写地址读地址0B8hB9h1BAhBBh（2）TVP5150对输入的模拟视频信号需要进行滤波，如图3.5所示为视频输入滤波电路。其中R26和R35起来分压的作用。图3.5 模拟视频信号滤波电路3.5.3视频输出模块本系统中具有一路视频输出，采用VP0端口实现视频输出，选用视频口的8位BT.656模式。VP0口的A通道VP09:2作为视频数据的输出，而VP019:10未在视频输出中使用，VP0CLK0输入来自TVP5150输出的时钟信号，用于和输入视频同步，频率为27MHz，然后通过VP0CLK1输出时钟信号给外部视频编码芯片。VPOCTL0和VPOCTL1分别作为行和场同步信号输出给外部视频编码芯片。将经过DM642处理过的数字视频信号需要经过视频信号的数模转换才能输出给显示器上用于显示，视频信号的数模转换需要采用视频编码芯片。本设计中视频编码芯片采用Philips公司的SAA7121。该芯片可将YUV格式的数字视频信号编码为S-video模拟视频信号和NTSC/PAL制式的模拟视频信号，该芯片的工作电压为数字电压3.3V和模拟电压3.3VA，可接收BT.656格式的视频流，能够与DM642无缝连接，DM642可通过I2C总线与该芯片进行配置2627。如表3.6所示为本设计中使用到的SAA7121芯片引脚的功能描述。表3.6 SAA7121芯片的常用引脚及描述如图3.6所示为视频输出模块连接示意图，DM642的VP0口向SAA7121芯片的MP口输出BT.656 4:2:2格式的数字视频信号，经过该芯片内部处理后分离出Y信号和Cb、Cr信号，然后分离出的信号经过数模转换模块转换成模拟视频信号，分别输出复合视频信号(CVBS)和S-video(Y/C)视频信号。SAA7121的时钟是从LLC引脚接入的行锁定时钟，该信号为27MHz，由DM642的VP0CLK1提供，此时未被使用的XTALI引脚需要接地；RCV1和RCV2为行场同步信号，由DM642的视频输入模块的视频端口VP1的行场同步信号输出引脚VP1CTL0和VP1CTL1提供；CVBS引脚为复合视频信号（CVBS）的输出引脚，Y、C引脚为S-video模拟视频信号的输出引脚； SCL和SDA分别是I2C总线的时钟和数据线，直接与DM642的I2C总线相连，用于DM642对该芯片进行配置与控制；SA引脚决定I2C总线地址，见表3.7。本设计中将SA接地，选择88H从地址。复位信号RESET#来自电源监测模块。表3.7 I2C总线从地址选择SAI2C地址088H18CH图3.6 视频输出模块连接示意图由于SAA7121H的典型输出电压为1.35Vp-p，所以输出信号需要进行分压然后输出给外设。如图3.7所示：图3.7 视频输出分压图3.6 串口设计DM642没有专门的串口接口，本系统中通