数字电子技术综合实验指导.doc

数字电子技术综合实验指导实验一 门电路综合实验一、实验目的熟悉逻辑实验箱的使用掌握基本门电路逻辑功能测试方法二、实验设备及器件1逻辑实验箱2万用表3四2输入与非门74LS004. 四2输入或门74LS325. 四2输入异或门74LS866 六非门74LS04三、实验重点 熟悉常用门电路的逻辑符号及逻辑图、了解门电路对脉冲信号的控制作用四、集成电路外引线图、逻辑符号及逻辑图1、四2输入与非门74LS002、四2输入与非门74LS03（OC门）3、四2输入或门74LS324、四2输入异或门74LS865、六非门74LS04五、实验内容及步骤（一）基本门电路实验记录表中输出栏“电平”用万用表V档测取电压值，逻辑状态高电平用“1”表示，低电平用“0”表示。 1. A 与非门逻辑功能测试（74LS00） 输入端输出端YAB电平逻辑状态00011011与非门逻辑图1.B 集电极开路（OC门）与非门逻辑功能测试（74LS03） 输入端输出端YAB电平逻辑状态00011011集电极开路与非门逻辑图2 或门逻辑功能测试（74LS32） 输入端输出端YAB电平逻辑状态00011011或门逻辑图 3 异或门逻辑功能测试（74LS86） 输入端输出端YAB电平逻辑状态00011011异或门逻辑图4 六非门逻辑功能测试（74LS04） A电平逻辑状态01门逻辑图5.用7400和7420设计完成一个3输入表决电路 写出分析过程和电路设计，并验证。 实验二 组合电路综合实验一、实验目的熟悉掌握译码器、显示译码器计数码管的使用方法。二、实验设备及器件1逻辑实验箱 2万用表 33线8线译码器（反码输出）74LS138 44线7段译码/驱动器CD4511 三、实验内容及步骤（一）3线8线译码器（反码输出）74LS138功能测试 1集成电路外引线图、逻辑符号及功能图 2参数测试使 能 输 入逻辑输入输 出OE1 OE2A OE2BC B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 0 1 0 00 0 01 0 00 0 11 0 00 1 01 0 00 1 11 0 01 0 01 0 01 0 11 0 01 1 01 0 01 1 1 1=高电平；0低电平；任意3. 用74LS138设计完成一个3输入表决电路写出分析过程和电路设计，并验证。（二）BCD 码 -7 段译码 显示译码器 CD4511 CD4511 是一个用于驱动共阴 LED 显示器的 BCD 码七段码译码器，其引脚路如图 6 ， 逻辑功能见表 2，8421 BCD 码对应的显示见图 7。 其功能介绍如下： BI：当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭状态，不显示数字。LT：当BI=1，LT=0 时，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：使能控制端，当LE=0时，允许译码输出。 DCBA：为8421BCD码输入端。 abcdefg：为译码输出，输出为高电平。实验内容：输入0-9的BCD码依次显示。实验三 触发器功能综合测试一、实验目的1、了解触发器构成方法和工作原理。2、熟悉触发器的功能和特性。3、学习简单时序逻辑电路的分析和检验方法。二、实验仪器与器材1、THD-4型数字电路实验箱2、示波器3、器材：74LS112 双下降沿JK触发器 74LS74 双上升沿D触发器二、实验内容1、集成D触发器的逻辑功能测试 （1）测试D 、D的复位、置位功能测试方法同实验内容1、（1），自拟表格记录。 （2）测试D触发器的逻辑功能按表3.7.5要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由01），记录之。 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为：Qn+1 = D，输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。表3.7.1 74LS74功能表74LS74是上升沿触发的双D触发器，其引脚排列见图3.7.1。测试完成74LS74的逻辑功能表见表 输 入输 出DDCPDQn1n1011011111011图3.7.1 74LS74引脚排列注： 任意态 高到低电平跳变 低到高电平跳变Qn（Qn ） 现态 Qn+1（Qn+1 ） 次态 不定态2、集成JK触发器的逻辑功能测试（1）测试D 、D的复位、置位功能在双下降沿JK触发器74LS112上任取一只JK触发器，D、D、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、端接至逻辑电平显示输入插口。要求改变D，D（J、K、CP处于任意状态），并在D0（D1）或D0（D1）作用期间任意改变J、K及CP的状态，观察Q、状态。自拟表格并记录之。 （2）测试JK触发器的逻辑功能测试在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。双下降沿JK触发器74LS112，在时钟脉冲CP的后沿（负跳变）发生翻转，它具有置0、置1、计数和保持功能。测试完成74LS112功能表 JK触发器的状态方程为输 入输 出DDCPJKQn+1n+1011000110011101101111111图3.7.2 74LS112引脚排列 3、用7474和74112构成一个四位右移寄存器画出电路并实验验证。实验四 时序电路综合实验（一）计数器及其应用实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS160/74LS161构成任意进制计数器的方法3、熟悉中规模集成计数器各输出波形及应用4、学习用集成触发器构成计数器的方法实验原理74LS160/74LS161是四位可预置同步计数器，由于它采用4个主从JK触发器作为记忆单元，故又称为四位同步计数器，其集成芯片管脚如图3.8.2所示管脚符号说明Vcc：电源正端，接+5V：异步置零（复位）端CP：时钟脉冲：预置数控制端A、B、C、D：数据输入端QA、QB、QC、QD：输出端RCO：进位输出端图3.8.2 74LS160/74LS161管脚图该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS160/74LS161的功能表如表3.8.1所示：表3.8.1 74LS160/74LS161逻辑功能表输 入输 出ETEPCPABCDQAQBQCQDLLLLLHLabcdabcdHHHH计 数HHL保 持HHL保 持实验设备与器件 1、数字电路实验箱2、4LS161(74LS160)实验内容与步骤测试74LS161或74LS160的逻辑功能。1） 分别画出置零法、置数法的电路连接图，用点脉冲CP，观察计数状态，画出状态转换图2）在CP端加入连续脉冲信号，用示波器观察输出波形，并将QA、QB、QC、QD的波形图绘