基于CPLD的出租车计费器设计开题报告.doc

毕 业 论 文 设 计 开 题 报 告题 目 基于CPLD的出租车计费器设计 学生姓名 学号 所在院(系) 专业班级 指导教师 2010 年 4 月 1 日题 目基于CPLD的出租车计费器设计一、 选题的目的及研究意义随着科学技术的进步,社会的发展,出租车以其方便快捷的特点逐渐成为人们生活中不可缺少的交通工具。如今出租车已经遍布了我国城乡，因其特殊的服务特性，能避免过多的私家车而造成道路拥挤现象，并更方便人民的出行。出租车计费器的应用方便了司乘人员计算车费，以其公平公正的特点，必定属于智能化仪表的范畴，其功能是自动计算里程和车费，并依据不同时段、不同车型设定起步价和单价。 传统出租车计费器多数由单片机实现，升级繁琐，成本高。随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLDFPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅可以解决电子系统小型化、低功耗、高可靠性等问题，还具有成本低、开发周期短、开发软件投入少的优点，也能满足对小批量、多品种的产品需求。使用EDA设计出租车计费器，其部分功能还能由软件实现,减少了硬件的压力,使得系统结构简单、调试方便且成本低廉。所以基于CPLD的出租车计费器已成首选。二、综述与本课题相关领域的研究现状、发展趋势、研究方法及应用领域等1、FPGA的研究现状当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。可编程逻辑器件是近几年来才发展起来的一种新型集成电路，是当前数字系统设计的主要硬件基础，是硬件编程语言VHDL的物理实现工具，可编程逻辑器件对数字系统设计自动化起着重要作用，可以说没有了编程逻辑器件就没有当前的数字自动化。目前，以这种可编程逻辑器件为原材料，进行的EDA设计模式已经成为当前数字设计的主流。FPGA器件具有高密度、高速率、系列化、标准化、小型化、多功能、低耗能、低成本、设计灵活方便、可无限反复编程，可现场模拟挑食验证等特点，使用FPGA可在较短的时间内完成一个电子系统的设计和制作，缩短了研制周期，达到快速上市和进一步降低成本的要求。2、FPGA的发展趋势可编程逻辑器件正处于高速发展的阶段。下一代可编程逻辑器件硬件上有以下四大发展趋势。最先进的ASIC生产工艺将被更广泛的应用于以FPGA为代表的可编程逻辑器件；越来越多的高端FPGA产品将包含DSP或CPU等处理器内核，从而FPGA将由传统的硬件设计手段逐渐过渡到为系统级设计平台； FPGA将包含功能越来越丰富的硬核，与传统ASIC进一步融合，并通过结构化ASIC技术加快占领部分ASIC市场；低成本FPGA的密度越来越高，价格越来越合理，将成为FPGA发展的中坚力量。3、FPGA的研究方法FPGA的设计方法采用自顶向下的层次化设计方法，即从整个系统的整体要求出发，自上向下的逐步将系统设计内容细化，即把整个系统分割为若干功能模块，最后完成整个系统的设计。具体是借助于EDA软件用原理图、布尔表达式、硬件描述语言等方法生成相应的目标文件，最后用编程器或下载电缆用目标器件实现。4、FPGA的应用领域现场可编辑门阵列FPGA的优点是可以实时的对外加的改变器件功能，是科学实验、样机研制、小批量产品生产的最佳选择器件，已在实际的工程设计和系统开发中得到广泛应用，如通信等领域，而且Actel公司的部分FPGA系列采用了反熔丝结构，可应用于航空航天、军事领域。三、 对本课题将要解决的主要问题及解决问题的思路与方法、拟采用的研究方法（技术路线）或设计（实验）方案进行说明，论文要写出相应的写作提纲先把课题的研究任务和技术指标列举出来.将各模块的文字说明放在原理框图下;最后加上一段话说明经过比较你选择哪一个方案1.方案选择方案一：采用单片机为主实现自主计费。原理框图如图1。主控模块按键及显示模块防作弊及脉冲输入模块通信模块电源模块单片机复位及看门狗打印IC卡时钟及存储器语音RS2322 图1. 基于单片机的出租车计费器设计原理框图方案二：采用VHDL编程，基于FPGA/CPLD实现出租车计费器的设计。原理框图如图2。信号输入模块起步价车费输出等待时间输出等待计时模块里程计费模块等待计费模块 显示译码输出模块加法器模块进制转换模块里程输出图2. 出租车计费器原理框图随着电子行业的迅猛发展，计费器在各个领域中的使用越来越繁琐，用户对计费器的要求也越来越高，以出租车多功能计费器来说，用户不仅要求计费器性能稳定，计费准确，有防作弊功能；同时还要求其具有车票打印、IC卡付费、语音报话识别、电脑串行通信及税控等功能；不同国家和地区也有差别，而且出租车还面临每年一次的调价或调整收费方式等问题。对比以上方案，可以看出传统的基于单片机的出租车计费器已经远远跟不上这种变化，功能升级很繁琐，需要硬件重组和软件更新同步进行，不仅成本高，每次升级还可能出现新的不稳定因素。故此次设计选用基于CPLD的出租车计费器设计方案。2各模块功能介绍信号输入模块：利用外部时钟信号SCLK进行适当分频后，产生1HZ的系统工作用基准时钟信号CLK1HZ，供系统中的相关模块计时用。在本设计中，假设每1000个脉冲信号代表一千米的里程（即每米1个脉冲信号）。里程计费模块：在计费开始标志start、计费终止信号stop和等待标志信号ddbz等信号的控制下，计算行驶里程超过3km以上的运行车费。该模块通过多个条件控制的加法进程来完成里程计费操作。当LCBZ=1，说明行驶距离超过3km，里程计费启动，按单价2元/公里计费；LCBZ=0,说明没有超过3km，按起价计费；当CTBZ=1时，说明行驶距离超过20km，按单价3元/公里计费。等待计时模块：在等待计时标志DDBZ和基准时钟信号CLK1HZ的控制下，进行等待时间DDSJ的计算 ，其中DDSJ的低8位表示等待时间的秒数，DDSJ的高8位表示等待时间的分钟数，同时根据等待时间的长短发出一个熄灯标志信号XDBZ。当当等待的时间小于10秒时，XDBZ=0,等待时间显示灭；XDBZ=1时，等待时间显示灯亮。等待计费模块：在等待标志信号DDBZ和熄灯标志信号XDBZ控制下，进行等待费用的计算操作。该模块的VHDL包括两个进程：60s周期跳变信号产生进程、等待费用计算今。等待费用计算的条件是在DDBZ=1并且在60s周期性跳变信号T60S的上升沿，根据XDBZ分别进行加法计费操作。当DDBZ=1且XDBZ=0时按每1元/5分钟计费；当DDBZ=1且XDBZ=1时，按照20元/小时计算。加法器模块：在基准时钟clk1hz的上升沿进行相加，在10000范围内进行s=a+b和运算，完成里程计费与等待计费的加法计算，结果作为总的车费输出。数据转换模块：将16进制数据转化成四位二进制码输出，输出四个端口，分别是个、十、百、千。显示译码模块：将输入端送入的2进制数被7段显示译码器翻译成为相对应的数字显示出来。四、检索与本课题有关参考文献资料的简要说明1.谭会生 翟遂春.EDA技术综合应用实例与分析 M.西安：西安电子科技大学出版社，20042.付家才.EDA工程实践技术 M.北京：化学工业出版社，2004,123.潘松,黄继业.EDA实用技术教程 M.北京：科学出版社，20054.吴冬梅,吴延海,邓玉玖.基于CPLD/FPGA的出租车计费器 J.电子技术应用，2004,115.吴海青，赵明忠，刘砚一.一种基于VHDL语言的出租车计费器的研究J.现代电子技术，2006,236.徐小军，龚克西，王玖.电子技术实验与课程设计指导.数字电路分册 M.南京：东南大学出版社，2004,127.黄再银.基于PD78F0034单片机的出租车计费器的设计与实现.J国外电子元器件，2004,88.匿名. 基于FPGA的出租车计费器的设计与实现.论文吧，2007,119.mcuming . 采用单片机系统设计的出租车计费器分析.单片机开发平台网，2009,310.Munch M,Wurth B.Automating RT-Level Operand Isolation to Minimize Power Cons- umption in Datapaths,Design,Automation and Test in Europe (DATE00).格式继续规范.题标后不能加点;从网络上档下来的资料也有相应的格式要求,要把地址列出来.例如:2 萧钰.出版业信息化迈入快车道EB/OL.(2001-12-19)2002-04-15. /cgi/anatmorp五、毕业论文（设计）进程安排毕业设计进程安排： 3月8日4月2日：查阅相关资料，了解立题背景和设计任务,完成开题报告。 4月5日4月16日：熟悉VHDL语言程序的设计方法和MAX+PLUSII软件环境,确定设计思路。 4月19日5月7