《计算机组成原理与系统结构》试卷09.doc_第1页
《计算机组成原理与系统结构》试卷09.doc_第2页
《计算机组成原理与系统结构》试卷09.doc_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

计算机组成原理与系统结构试卷(编号:09)得分评卷人一、选择题(本大题共20道小题,每小题1分,共20分)1. 至今为止,计算机中的所有信息以二进制方式表示的理由是_C_。A .节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便 2. 某寄存器中的值有时是地址,因此只有计算机的_C_才能识别它。A. 译码器 B. 判别程序 C. 指令 D. 时序信号 3. 下列数中最大的数是_B_。A. (10010101)2 B. (227)8 C. (96)16 D. (143)10 4. 在定点运算器中,无论采用双符号位还是单符号位,必须有_C_,它一般用_来实现。A. 译码电路,与非门 B. 编码电路,或非门C. 溢出判断电路,异或门 D. 移位电路,与或非门 5. 按其数据流的传送过程和控制节拍来看,阵列乘法器可认为是_B_。A. 全串行运算的乘法器 B. 全并行运算的乘法器C. 串并行运算的乘法器 D. 并串行运算的乘法器 6. 以下描述中正确的是_C_。A. 浮点运算器可用阶码部件和尾数部件来实现。B. 阶码部件可实现加,减,乘,除四种运算。C. 阶码部件只进行阶码相加,相减和比较操作。D. 尾数部件只进行乘法和除法运算。 7. 某计算机字长16位,它的存储容量是64MB,若按双字编址,那么它的寻址范围是_D_。A. 4M B. 2M C. 64M D. 32M 8. 以下四种类型的半导体存储器中,若以传输同样多的字为比较条件,则读出数据传输率最高的是_C_。A. DRAM B. SRAM C. 闪速存储器 D. EPROM 9. 二地址指令中,操作数的物理位置可安排在_BCD_。A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存单元和一个存储器 D. 两个寄存器 10. 程序控制类指令的功能是_D_。A. 进行算术运算和逻辑运算 B. 进行主存于CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序 11. 广泛应用的Pentium III 是一种_D_。A. 8位CPU B. 16位CPU C. 32位CPU D. 64位CPU 12. 同步控制是_C_。A. 只适用于CPU控制的方式 B. 只适用于外围设备控制的方式C. 由统一时序信号控制的方式 D. 所有指令执行时间都相同的方式 13. 请在以下叙述中选处两个正确描述的句子是_D_。 同一个CPU周期中,可以并行执行的微操作叫相容微操作。同一个CPU周期中,不可以并行执行的微操作叫相容微操作同一个CPU周期中,可以并行执行的微操作叫相斥微操作同一个CPU周期中,不可以并行执行的微操作叫相斥微操作A. B. C. D. 14. 从信息流的传送效率来看,_B_工作效率最低。A. 三总线系统B. 单总线系统C. 双总线系统D. 多总线系统15. 三种集中式总线仲裁方式中,_C_方式速度最快。A. 链式查询B. 计数器定时查询C. 独立查询16. 描述PCI总线中基本概念不正确的句子是_C_。A. HOST总线不仅连接主存,还可以连接多个CPU.B. PCI总线体系中有三种桥,它们都是PCI设备。C. 以桥连接实现的PCI总线结构不允许多条总线并行工作。D. 桥的作用可使有的存取都接CPU的需要出现在总线上。17. 在微型机系统中,外围设备通过_A_与主板的系统总线相连接。A. 适配器B.设备控制器C. 计数器D. 寄存器18. 一张CDROM光盘的存储容量可达_B_MB,相当于_多张1.44MB的3.5英寸软盘。A. 400, 600 B. 600, 400 C. 200, 400 D. 400, 200 19. 中断向量地址是_C_。A. 子程序入口地址B. 中断服务例行程序入口地址C. 中断服务例行程序入口地址的指示器D. 中断返回地址20. 周期挪用方式常用于_A_方式的输入/输出中。A. DMA B. 中断C. 程序传送D. 通道得分评卷人二、填空题(本大题共20空,每空1分,共20分). 存储A._并按B._顺序执行,这是冯.诺依曼型计算机的工作原理。. 为了运算器的高速性,采用了A._先行_进位,B._阵列_乘除法,C._流水线_等并行技术措施。. 对存储器的要求是A._容量大_,B._速度快_,C._成本低_,为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。. 寻址方式按操作数的物理位置不同,多使用A._RR_型和B._RS_型,前者比后者执行速度快。. 微程序设计技术是利用A._软件_方法设计B.操作控制器_的一门技术。. 总线仲裁部件通过采用A._优先级_策略或B._公平_策略,选择其中一个主设备作为总线的下一次C._主方_,接管总线控制权。. 中断处理需要有中断A._优先级仲裁_。中断B._向量_产生,中断C._控制逻辑_等硬件支持。. RISC的中文含义是A._,CISC的中文含义是B._。得分评卷人三、判断改错题(本大题共5道小题,每小题2分,共10分)31. 反码表示法是对数值的各位取反的表示方法,反码的最高位也是符号位。改正:32计算机中层次化存储系统中,上一层的存储器比下一层存储器容量小、速度快。改错:33微指令的编码表示法就是将微指令代码进行分组编码,将不同时出现的相斥信号分在一组中,然后将其编成较短的代码。改正:34在异步串行传输方式中,发送器和接收器不是用同一个时钟,也没有时钟信号与数据一起发送。改正:35在菊花链中断裁决方式下,裁决速度比较快,越靠近CPU的外围设备得到的响应机会越多,也就是它的优先级越高。改错:得分评卷人四、简答题(本大题共4道小题,每小题5分,共20分)1. DRAM存储器采用何种方式刷新?有哪几种常用的刷新方式?2. 什么叫指令?什么叫指令系统?3. 总线的一次信息传送过程大致分哪几个阶段?4. 比较选择型DMA控制器与多路型DMA控制器?得分评卷人五、综合应用分析题(本大题共3道小题,每小题10分,共30分)1. 已知X=+13,Y=-11,机器码用1位符号位、4位数值为表示,用原码1位乘的方法求X*Y。2. 有一个1024K*16位的存储器,由256K*1位的DRAM(由512*512矩阵存储元构成)组成。问:(1)总共需要多少DRAM芯片。并画出存储器扩展结构图。(2)采用异步刷新,如果单元刷新间隔不超过8

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论