原创GPON用户终端系统设计.docx_第1页
原创GPON用户终端系统设计.docx_第2页
原创GPON用户终端系统设计.docx_第3页
原创GPON用户终端系统设计.docx_第4页
原创GPON用户终端系统设计.docx_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

原创GPON用户终端系统设计摘要:论文主要针对GPON用户终端进行设计。在对用户终端模型分析的基础上,采用分层设计的思想,提出了以FPGA为GTC层处理核心,以嵌入式微处理器作为管理层核心的ONU硬件解决方案。通过对市场现有产品分析,选用合适的光电转换模块、以太网芯片以及FPGA和ARM的外围接口电路。通过研究芯片资料结合设计方案,在Cadence OrCAD环境下对各功能模块进行原理图设计,最后完成整体方案的电路设计。 中国论文网 关键词:GPON;ONU;终端系统计;电路设计 中图分类号:TN929.1 文献标识码:A文章编号:1007-9599(2011)24-0000-01 GPON User Terminal System Design You Yuan (Shanghai Pengpu Machinery Co., Ltd.,Shanghai200072,China) Abstract:This paper is mainly designed for GPON user terminal.In the analysis of the user terminal model based on the idea of the hierarchical design,GTC layer of FPGA processing core embedded microprocessor as the management core of the ONU hardware solutions.Through analysis of existing products in the market,the appropriate choice of the photoelectric conversion module, Ethernet chips and FPGA and ARM peripheral interface circuit.Research chip data and design, schematic design,the various functional modules in Cadence OrCAD environment and the finalization of the circuit design of the overall program. Keywords:GPON;ONU;Terminal system;Circuit design GPON是一种采用点到多点拓扑结构的无源光接入技术,所谓“无源”,是指ODN中不含有任何有源电子器件及电子电源,全部由光纤和光分/合路器(Splitter)等无源光器件组成,没有昂贵的有源电子设备。GPON由局侧的OLT(Optical Line Terminal,光线路终端)、用户侧的ONU(Optical Network Unit,光网络单元)以及ODN(OpticalDistributiNetwork,光分配网络)组成。 OLT放置于业务接入中心节点,为接入网提供网络侧与城域网之间的接口;ONU放置于小区或楼内机房,为接入网提供用户侧的接口,提供语音、数据、视频等多业务流的接入;WDM为波分复用设备,可实现ONU,OLT上下行数据以及第三波长设备(NE)数据的双向传输;光分路器支持1:16/32/64的分光比。 一、整体设计方案 (一)ONU典型功能模型 光网络终端是面向用户端的宽带接入网终端设备,GPON 标准明确规定GPON需要支持的业务类型包括数据业务(Ethernet业务,包括IP业务和MPEG 视频流)、STN业务(POTS,ISDN业务)、专用线(T1,E1,DS3,E3和ATM业务)和视频业务(数字视频),可以满足多用户VoIP、采用MPEG-2或MPEG-4规格的多视频流(如IPTV)和标准分辨率电视(SDTV)或高清晰度电视(HDTV)和多用户高速互联网接入等“三网合一”的需求。GPON中的多业务映射到ATM信元或GEM帧中进行传送,对各种业务类型都能提供相应的QoS保证。 (二)GPON ONU设计方案 ONU完成与OLT和最终用户的互联,实现动态的MAC协议,与ONU协同完成注册、测距、OAM等功能,为接入网提供用户侧的接口,提供语音、数据、视频等多业务流的接入。 1.GPON的物理媒介层对应于OLT和ONU之间的光传输接口,其具体参数值规定了在各种速率等级下OLT和ONU光接口的物理特性,决定了GPON系统的最大传输距离和最大分路比等物理特性。目前主流厂家的GPON产品均支持2488.32Mbit/s/1244.16Mbit/s,并且在20km传输距离下支持1:64分路比。物理媒质相关(PMD)层提供了最底层的物理链路,主要实现光信号接收与发送、波分复用与解复用、光电信号的相互转换、电信号比特流以及比特时钟恢复与数据流的串并/并串转换等功能。 GPON下行方向的工作波长范围为1480,1500nm,上行方向的工作波长范围是1260,1360nm,在电路设计上,选用支持此两种波长的单纤双向光模块。如果用户数据中包含传输模拟用于IPTV的CATV信号,因CATV信号在1550nm波段传输,需要选用支持以上三种波段的单纤三向光模块。光模块下行数据速率为2488.32Mbit,上行数据速率为1244.16Mbit/s,高速率给信号处理带来困难,可选用SERDES芯片进行串并转换(下行)和并串转换(上行),以进行数字信号的处理。 2.GTC层(也称为TC层)是GPON的核心层,主要完成上行业务流的媒质接入控制和ONU注册这两个关键功能。GTC层包括两个子层:GTC成帧子层和TC适配子层。GTC层完成各种业务的适配、组帧解帧、动态带宽分配(DBA)与业务QoS管理等工作。GPON的技术特征主要体现在传输汇聚层。 二、物理媒介层设计 (一)光模块电路 如同电子器件那样,光电子器件也正在走向集成化。目前已有很多公司如BroadLight、富士通、Maxim、易飞扬(Gigalight)等提供成熟的GPON ONU光收发器产品。近来,由于光电子器件的进步,光收发模块和光纤的价格大大降低。本设计选择Delta公司型号为OPGP-34-A4B3RD的光模块。该产品符合1类激光产品的国际安全标准IEC 60825,发送端由一个1310nm的非制冷DFB激光器,接收端由1490nm的APD光电二极管和前置放大器组成。光模块内部集成WDM耦合器,采用1310nm突发式发射器和1490nm连续模式接收器构成。光模块采用210 SFF封装,尾纤采用SC/APC连接器31。 (二)SERDES转换模块 SERDES/CDR芯片在PON的实现上起了非常重要的作用,此类芯片是实现快速再锁定功能的关键。典型情况下,GPON需求低于30位时(bits time)的再锁定时间。 在早期,GPON系统构建人员需要分离的实现SERDES及CDR功能,并使用多个元件,诸如CDR芯片、时钟相位调整单元、多路复用器、解多路复用器以及移位寄存器。此类分离的实现非常昂贵且需要很大的功率。某些情况下,此类离散的实现降低了基于PON实现的总体成本效益。 近期的硅芯片开发商针对GPON系统引入了集成的SERDES解决方案。针对GPON应用的器件提供了低成本、低功耗的集成SERDES解决方案,可支持PON所需的快速再锁定功能。例如,通过集成多路复用器、解多路复用器以及CDR,可实现约800mw的功耗。相比较而言,离散的解决方案需要2-3W的功耗才可实现同等的功能。 三、传输汇聚层设计 (一)Arria GX FPGA芯片 Altera 公司是全球最大可编程逻辑器件供应商之一,提供FPGA解决方案,其新一代FPGA/PLD 开发软件平台Quartus ii,适合新器件和大规模FPGA 的开发。Arria GX是Altera 最新一代SRAM工艺大规模FPGA,集成硬件乘加器,芯片内部结构和Altera以前的产品相比有很大变化,是Altera 系列FPGA 的主流产品。Arria GX系列FPGA可提供丰富的资源。 Arria GX的主要特征包括: 1.收发器模块特征 (1)带时钟数据恢复(CDR)的高速串行收发器通道支持高达3.125Gbps的数据流。 (2)器件包含4,8或12个高速全双工串行收发器通道。 (3)支持以下基于CDR的总线标准PCI-Express、千兆以太网、SDI、XAUI以及在收发器基本模式下基于Altera公司专用IP的串行Rapid IO等。 (4)独立的发送和接收通道关断功能降低非运行期间的功耗。 (5)发送缓冲器支持1.2V和1.5V伪电流模式逻辑(PCML)。 接收器信号丢失指示。 (6)热插拔器件的支持以及无外部器件使用时的功率序列的支持。 (7)专用电路兼容PIPE,XAUI,千兆以太网,SDI,串行Rapid IO。 (8)8B/10B编解码器完成8位到10位编码和10位到8位的解码。相位补偿FIFO缓冲区执行收发模块和逻辑阵列之间时钟域之间的转换。 (9)兼容XAUI的通道对准。 2.主要设备特征 (1)存储器模块由三块不同大小的RAM组成,实现真正的性能高达380MHz的双端口存储器和先入先出(FIFO)缓冲器。 (2)每个器件多达16个全局时钟网络和32个区域时钟网络。 (3)高速DSP模块提供了专用乘法器,乘法累加器,有限脉冲响应(FIR)滤波器等。 (4)每个器件四个增强锁相环(PLL)提供离散谱、可编程带宽、时钟开关和高级乘法器以及相移。 (5)支持众多的单端和差分I/O标准。 (6)支持多达47个通道的高速源同步差分I/O。 (7)支持包括DDR,DDR2 SDRAM和SDR SDRAM等高速外部存贮器。 (8)支持多种来自Altera知识产权宏功能以及Altera合作伙伴的IP。 (9)支持远程配置更新。 综合各种因素考虑,设计选用芯片型号为EP1AGX60DF780。FPGA芯片与各个外部模块的接口。其包含了FPGA与光模块和嵌入式微处理器(LPC2350)的接口以及FPGA的配置电路接口、存储器接口和时钟接口等外围接口电路;网络接口连接以太网芯片,用于业务输出。 (二)FPGA芯片配置 Arria GX器件的配置采用复杂可编程逻辑器件CPLD MAX II和16bit页模式flash存储器实现,MAX II作为配置控制器,配置模式为快速被动并行(FPP)和JTAG。512M比特flash存储器可存贮8个设计方案。CONFIG_MODE为配置模式选择信号,此模式CONFIG_MODE值为“00”,MSEL信号用于CPLD对FPGA设置配置模式,方案中此信号下拉接地,配置模式为FPP (Fast passive parallel),各模式CONFIG_MODE和MSEL信号的设置对应如表3-2。CONFIGn,STATUSn和CONFIG_DONE为配置控制信号,FPGA_CONFIG_DCLK为配置参考时钟,FPGA_CONFIG_D7.0为配置数据。RUnLU信号为远程模式和本地升级模式的选择信号,PGM信号为远程配置模式或本地升级配置模式的页选信号,不使用此两种模式时这两个信号为通用IO。 (三)FPGA片外存储器 FPGA片外接DDR2 SDRAM用于下行数据的缓冲以及上行组帧数据的临时存储等。系统采用数据宽度为16bit的DDR2存储器组成宽度为32bit的数据总线。芯片采用Micro公司生产的MT47H32M16CC芯片37,该芯片与很多厂商生产的不同容量的DDR2芯片都能实现管脚间的完全兼容。DDR2存储器在时钟的上升沿和下降沿都会传输数据,每个时钟周期传输2个数据字。同时DDR2采用4n prefetch(4n预取)技术,也就是当DDR2在收到DDR2读操作命令时,会在内部一次取出4个32bit数。这4个32bit数分2个时钟发送出去。写操作过程正好相反。DDR2外部传输DQS和DQS#双向差分数据闸门信号。读操作时这对信号由DDR2发出CPU接收,且CPU在信号的边沿读回数据;写操作时这对信号由CPU发出DDR2接收,且DDR2存储器在信号的中间时刻接收数据。MT47H32M16BT数据宽度为16bit,所以对于高字节和底字节分别由UDQS、UDQS#和LDQS、LDQS#控制。MT47H32M16的时钟信号CK和CK#也为一对差分信号,系统将CK信号上升沿与CK#信号的下降沿的交叉点作为系统时钟的正沿(上升沿),在系统时钟的正沿锁存命令(包括数据和信号)。CLK信号用于时钟使能,CS为片选信号;CAS、RAS、WE是读写

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论