工艺技术_锁存器和触发器_第1页
工艺技术_锁存器和触发器_第2页
工艺技术_锁存器和触发器_第3页
工艺技术_锁存器和触发器_第4页
工艺技术_锁存器和触发器_第5页
已阅读5页,还剩19页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1 课程代码:课程代码:课程代码:课程代码:0083004000830040 第六章 时序逻辑 时序元件(锁存器和触发器) 佟冬 Microprocessor R&D Center /courses/Digital/2003spring 2003年4月4日2数字逻辑时序电路(二) 课程回顾:SR锁存器 (b) Q R = 0R = 1 S = 1S = 0 Q (a) Q R R S S QN1 N2 (c) Q R S Q Q Q R S Q Q R S (d)(e) 2003年4月4日3数字逻辑时序电路(二) 课程回顾:SR锁存器的时序图 (a) S R Q SetReset Illegal inputs Unknown values Q Set (b) S R Q SetReset Illegal inputs Unknown values Q Set 2003年4月4日4数字逻辑时序电路(二) 课程回顾:SR锁存器的激励表和特征方程 SRQQ* (a) Excitation inputs Present state Next state 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 No change Reset Set Not allowed Q SR 0 00011110 R Q 0-1 10-1 S 0 1 10 01 0dd0 (b) SR 01 (c) Q* = S + RQ 特征方程: ?Q现态,Q*次态 2003年4月4日5数字逻辑时序电路(二) 门控(gated) SR锁存器 ?C 控制端(使能端口) (a) C* R S C R S R Q Q (b) (c) Q Q C*S S C R S R Q Q S C R S C R Q Q (d) 2003年4月4日6数字逻辑时序电路(二) 激励表和特征方程 Excitation inputs S R Next state Q* 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 Enable inputs C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 Hold No change Reset Set Not allowed Present state Q 110 101 0dd, 10d0dd, 1d0 (a)(b) CSR 01 Q* = SC + R Q + C Q 2003年4月4日7数字逻辑时序电路(二) D锁存器(Delay latch, D latch) ?存储数据 (b) Q Q D C S R SR latch (c) Q Q D C S R SR latch D C Q Q (a) 2003年4月4日8数字逻辑时序电路(二) D锁存器特征 Excitation input D Next state Q* 0 0 1 1 1 1 Enable input C 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 1 Hold Store 0 Store 1 Present state Q 11 10 0d, 100d, 11 (a)(b) CD 01 Q* = DC + C Q 2003年4月4日9数字逻辑时序电路(二) D锁存器时序图 Q D C Enabled Hold Enabled Hold Enabled 2003年4月4日10数字逻辑时序电路(二) D锁存器的时序限制 ?建立时间(setup time, tsu) ?在使能信号变化前前,激励信号必须保持的一 段时间。 ?保持时间(hold time, th) ?在使能信号变化后后,激励信号必须保持的一 段时间。 ?最小脉冲宽度(tw): ?为保证状态的稳定,使能信号需要的最小脉 冲宽度。 2003年4月4日11数字逻辑时序电路(二) D锁存器的时序约束 tw Minimum enable pulse width Q D C D may not change Setup time violation Hold time violation tsu (setup) tsu Unknown state th (hold)th 2003年4月4日12数字逻辑时序电路(二) 74LS75 D锁存器 CD CQ QQ* (a) D C Q Q D C Q Q (b) (c) D C Q Q D C (d) 0 0 1 0 1 0 Dt 2003年4月4日13数字逻辑时序电路(二) 74LS75的传输延迟和时序约束 2003年4月4日14数字逻辑时序电路(二) 74116 无冒险D锁存器 D C Q D C Q C1 C2 PRE (or S) CLR (or R) Q (c) D Q Q (d) 1 111 (a) Q D C 1 111 (b) Q* = DC + C Q + DC 2003年4月4日15数字逻辑时序电路(二) ?SR锁存器 ?门控SR锁存器 ?D锁存器 D C Q Q 锁存器总结 S R Q Q N1 N2 Q* = S + R Q C* R Q Q C*S S C R Q Q D C S R SR latch S C R Q Q Q* = SC + R Q + C Q Q* = DC + C Q Q Q S R 2003年4月4日16数字逻辑时序电路(二) 锁存器的总结 ?优点: ?速度比较快 ?采用的门比较少 ?缺点: ?不太安全 ?容易产生组合回路 ?进而产生震荡和不确定状态 ?如何解决不稳定的问题? ?采用同步时钟(clock) 2003年4月4日17数字逻辑时序电路(二) 6.4 触发器 ?时钟(clock) 上升沿高脉冲 下降沿 低脉冲 t 边沿触发(edge-triggered)触发器 脉冲触发(pulse-triggered)触发器 2003年4月4日18数字逻辑时序电路(二) 6.4.1 主从SR触发器 S C R S C R S C R QM MasterSlave (c) (d) Master Slave QM Flip-flop output can change tsu (setup) S and R may not change tw C low pulse width (master enabled) tw C high pulse width (slave enabled) Q gatedholdgatedholdgatedholdgatedhold holdgatedholdgatedholdgatedholdgated th (hold) S C R Q Q Q Q S C R Q Q S C R Q Q (a)(b) (clock) 2003年4月4日19数字逻辑时序电路(二) 特征方程和激励表 RCQQ* 0 0 1 1 0 1 0 1 0 1 0 0 No change Reset 10 01 0d0d (b) SR 01 S 0 0 0 0 0 0 1 1 0 1 0 1 1 1 Set (a) 1 1 1 1 Not allowed Q* = S + R Q 2003年4月4日20数字逻辑时序电路(二) 6.4.2 主从D触发器 D C MasterSlave QM D C Q Q Q Q D C Q Q D C Q Q (a)(b) (clock) 2003年4月4日21数字逻辑时序电路(二) 主从D触发器的特性 MS DCQQ* 0 0 1 1 0 1 0 1 0 0 1 1 Store 0 Store 1 (a) (b) (c) D QM Enabled:MSMSMSM Q = QS C 10D 1 0 01 Q* = D 2003年4月4日22数字逻辑时序电路(二) 6.4.3 主从JK触发器 ?在SR锁存器和触发器中,S=1且R=1不被容许。 ?在JK触发器中,J = S,K = R,当J = 1 且K = 1 时,JK触发器产生状态翻转状态翻转状态翻转状态翻转( (toggletoggle) ) KCQQ* 0 0 1 1 0 1 0 1 0 1 0 0 Hold Reset 1d d1 0dd0 (b) JR 01 J 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 0 Set (a) 1 1 1 1 Toggle Q JK 0 00011110 0 1 K 011 1001 J Q (c) Q* = K Q + JQ 2003年4月4日23数字逻辑时序电路(二) 主从JK触发器结构 D C Q Q J C K Q Q K J C Q* Q Q KQ JQ (a) (b) 2003年4月4

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论