电子设计方案自动化技术EDA教学课件.ppt

电子设计自动化技术（EDA）,第三章 MAXPlus II软件使用介绍,第三章 MAXPlus II软件使用介绍,原理图输入设计方法 VHDL语言输入设计方法,3.1 1位全加器设计向导,3.1.1 基本设计步骤,步骤1：为本项工程设计建立文件夹,注意： 文件夹名不能用中文，且不可带空格。,为设计全加器 新建一个文 件夹作工作库,文件夹名取为 My_prjct 注意，不可 用中文！,步骤2：输入设计项目和存盘,图3-1 进入MAX+plusII，建立一个新的设计文件,使用原理图输入 方法设计，必须 选择打开原理图 编辑器,新建一个设 计文件,图形编辑器窗口,工作区域,最大化按钮,文本工具,对角线工具,圆形工具,缩小按钮,放大按钮,关闭橡皮筋连接功能,选择工具,正交线工具,与窗口适配,弧形工具,打开橡皮筋连接功能,连接点接/断,图3-2 元件输入对话框,首先在这里用鼠标 右键产生此窗，并 选择“Enter Symbol” 输入一个元件,然后用鼠标双 击这基本硬件库,这是基本硬件库 中的各种逻辑元件,也可在这里输入 元件名，如2输 入与门AND2，输 出引脚： OUTPUT,连线,如果需要连接两个端口，将您的鼠标移到其中一个端口，则鼠标自动变为 +形状。 一直按住鼠标的左键并将鼠标拖到第二个端口。 放开左键 ，则一条连接线被画好了。 如果您需要删除一根连接线，单击这根连接线并按 Del 键。,图3-3 将所需元件全部调入原理图编辑窗,连接好的原理图,输出引脚： OUTPUT,输入引脚： INPUT,将他们连接 成半加器,图3-4 连接好原理图并存盘,首先点击这里,文件名取为： h_adder.gdf,注意，要存在 自己建立的 文件夹中,步骤3：将设计项目设置成工程文件(PROJECT),图3-5 将当前设计文件设置成工程文件,首先点击这里,然后选择此项， 将当前的原理图 设计文件设置成 工程,最后注意此路 径指向的改变,注意，此路径指 向当前的工程！,步骤4：选择目标器件并编译,图3-6 选择最后实现本项设计的目标器件,首先选择这里,器件系列选择 窗，选择ACEX1K 系列,根据实验板上的 目标器件型号选 择，如选EP1K30,注意，首先消去 这里的勾，以便 使所有速度级别 的器件都能显示 出来,图3-7 对工程文件进行编译、综合和适配等操作,选择编译器,编译窗,消去Quartus适配操作,选择此项,消去这里的勾,完成编译！,步骤5：时序仿真,(1) 建立波形文件。,首先选择此项， 为仿真测试新 建一个文件,选择波形 编辑器文件,(2) 输入信号节点。,图3-8 从SNF文件中输入设计文件的信号节点,从SNF文件中 输入设计文件 的信号节点,点击“LIST”,SNF文件中 的信号节点,图3-9 列出并选择需要观察的信号节点,用此键选择左窗 中需要的信号 进入右窗,最后点击“OK”,(3) 设置波形参量。,图3-10 在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾),消去这里的勾， 以便方便设置 输入电平,(4) 设定仿真时间。,图3-11 设定仿真时间,选择END TIME 调整仿真时间 区域。,选择60微秒 比较合适,(5) 加上输入信号。,图3-12 为输入信号设定必要的测试电平或数据,(6) 波形文件存盘。,图3-13 保存仿真波形文件,用此键改变仿真 区域坐标到合适 位置。,点击1，使拖黑 的电平为高电平,(7) 运行仿真器。,图3-14 运行仿真器,选择仿真器,运行仿真器,(8) 观察分析半加器仿真波形。,图3-15 半加器h_adder.gdf的仿真波形,编译完成后,您可以利用定时分析器来分析您的项目的性能。定时分析器提供了三种分析模式：,(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.,图3-16 打开延时时序分析窗,选择时序分析器,输入输出 时间延迟,(10) 包装元件入库。,选择菜单“File”“Open”，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。,步骤6：引脚锁定,选择引脚 锁定选项,引脚窗,此处输入 信号名,此处输入 引脚名,按键 “ADD”即可,注意引脚属性 错误引脚名将 无正确属性！,再编译一次， 将引脚信息 进去,选择编程器， 准备将设计 好的半加器 文件下载到目 器件中去,编程窗,步骤7：编程下载,(1) 下载方式设定。,图3-18 设置编程下载方式,在编程窗打开 的情况下选择 下载方式设置,选择此项下 载方式,(2) 下载。,图3-19 向EF1K30下载配置文件,下载（配置） 成功！,步骤8：设计顶层文件,(1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口,图3-20 在顶层编辑窗中调出已设计好的半加器元件,(2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。,(3) 将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。,(4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。,图3-21 在顶层编辑窗中设计好全加器,(5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。,(6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。,图3-22 1位全加器的时序仿真波形,3.1.2 设计流程归纳,图3-23 MAX+plusII一般设计流程,打开编程器窗口,首先确认编程器硬件已安装好。然后按如下步骤打开编程器窗口： 在 MAX+PLUS II 菜单中选择 Programmer 项。编程器窗口如下图所示。,将一个编程文件中的数据编程到一个 MAX 或 EPROM 器件中,校验器件中的内容是否与当前编程数据内容相同,检查确认器件是否为空,为当前编程文件打开保密位选项,显示项目的编程文件,完成情况状态条,将配置数据下载到一个 FLEX 器件中,显示项目中所用的 Altera 器件的名称,1. 在 Option 菜单内选择Hardware Setup 项，然后在 Hardware Type 对话框 内选择适当的 Altera 编程器，最后按下 OK按钮。 2. 在编程器窗口中,检查您选择的编程文件和器件是否正确。在,利用 Altera 编程器对 MAX 和 EPROM 系列器件进行编程,对 MAX 和 EPROM 器件进行编程时，要用后缀名是.pof 的文件. 如果选择的编程文件不正确，可在 File 菜单中选择 Select Programming File 命令选择您的编程文件。 3. 将您的器件插到编程插座中。 4. 按下 Program 按钮。编程器将检查器件，并将您的项目编程到器件中，而且还将检查器件中的内容是否正确。,通过 JTAG 实现在系统编程,一个编程目标文件(.pof)可以通过 ByteBlaster 直接编程到器件中。,1.编 译一个项目， MAX+PLUS II 编译器将自动产生用于 MAX 器件的编程目标文件。,4. 在 Options 菜单中选择 Hardware Setup 命令. 将出现 Hardware Setup 窗口,5. 在下拉条中选择 ByteBlaster,6. 指定配置时使用的并行口,7. 按下 OK按钮,2. 将 ByteBlaster电缆的一端与微机的并行口相连，另一端10针阴级头与装可编程逻辑器件的 PCB板上的阳级头插座相连。 该 PCB板还必须为 ByteBlaster电缆提供电源。,3. 打开 MAX+PLUS II 编程器。,设置在系统编程链,8. 在 JTAG 菜单中打开 Multi-Device JTAG-Chain 并选择 Multi-Device JTAG Chain Setup 项，进行多个器件的 JTAG 链的设置。对话框如下所示。,9. 选择 Select Programming File 并选出您的编程文件。,10. 该框内显示您选择的编程文件,11.按下Add 按钮,13. 当您完成设置后，按下 OK按钮,14. 按下 Program 按钮，开始 对JTAG器件链进行编程。,12.如果您使用多个器件，重复 9 - 11步，要确保与您电路板上的顺序相同。,利用 ByteBlaster配置 FLEX系列器件,您可以在 MAX+PLUS II 中，通过ByteBlaster对多个 FLEX 器件进行在电路配置： 1. 首先编译一个项目，MAX+PLUS II 编译器将自动为 FLEX 器件产生一个SRAM目标文件(.sof)。 2. 将 ByteBlaster一端与微机的并行口相连，另一端10针阴级头与含有可编程逻辑器件的PCB板上的阳级头插座相连。 该PCB板还必须为 ByteBlaster电缆提供电源。 3. 在MAX+PLUS II 菜单中打开编程器窗口。在 Options 菜单中选择 Hardware Setup 命令，在该窗口中选择 Byteblaster 并设定相应的LPT口。 4. 如果只需要配置一个 FLEX 器件，首先检查在编程器窗口中的编程文件和器件是否正确。如果不正确，在 File 菜单中选择 Select Programming File 命令来改变编程文件。,5. 如果需要配置一个含多个 FLEX 器件的 FLEX 链，在 FLEX 菜单中打开 Multi-Device FLEX Chain ，然后选择Multi-Device FLEX Chain Setup. 接着按您电路板上的顺序添加FLEX编程文件。选定全部文件后，按下 OK按钮。 6. 在编程器窗口中按下 Configure 按钮。 您也可以用Multi-Device JTAG-Chain来配置多个FLEX器件。 您也可以用Altera EPROM，或者用微处理器来配置FLEX器件。,利用 ByteBlaster配置 FLEX系列器件,STEP1：建立 工作库文件夹,STEP2：输入设计项目 原理图/VHDL文本代码,STEP3：存盘，注意 原理图/文本取名,STEP4：将设计项 目设置成Project,STEP5：选 择目标器件,STEP11： 硬件测试,STEP9：引脚锁定并编译,STEP8：仿真测 试和波形分析,STEP7：建立仿 真波形文件,STEP6： 启动编译,STEP10：编程 下载/配置,VHDL文本输入设计流程,3.2 VHDL文本输入设计方法初步,为设计全加器 新建一个文 件夹作工作库,文件夹名取为 My_prjct 注意，不可 用中文！,3.2.1 编辑输入并保存VHDL源文件,新建一个设 计文件,使用文本输入方 法设计，必须选择 打开文本编辑器,图3-26 在文本编辑窗中输入VHDL文件并存盘,图3-25 建立文本编辑器对话框,文本编辑窗,用键盘输入设计 文件：多路选择器,存盘文件名必须 取为：mux21a.vhd,注意，要存在 自己建立的 文件夹中,文件存盘后， 关键词将改变 颜色！否则文 件名一定有错！,3.2.2 将当前设计设定为工程,图3-27 设定当前文件为工程,首先点击这里,然后选择此项， 将当前的原理图 设计文件设置成 工程,最后注意此路 径指向的改变,注意，此路径指 向当前的工程！,首先选择这里,器件系列选择 窗，选择ACEX1K 系列,根据实验板上的 目标器件型号选 择，如选EP1K30,注意，首先消去 这里的勾，以便 使所有速度级别 的器件都能显示 出来,选择编译器,编译窗,3.2.3 选择VHDL文本编译版本号和排错,图3-28 设定VHDL编译版本号,选择此项,选择VHDL1993项,选择此项,消去这里的勾,编译出错！,3.2.3 选择VHDL文本编译版本号和排错,图3-29 确定设计文件中的错误,打开错误提示窗,错误所在,错误所在,改正错误,完成编译！,首先选择此项， 为仿真测试新 建一个文件,时序仿真,选择波形 编辑器文件,从SNF文件中 输入设计文件 的信号节点,点击“LIST”,SNF文件中 的信号节点,用此键