金属-氧化物-半导体场效应管.ppt_第1页
金属-氧化物-半导体场效应管.ppt_第2页
金属-氧化物-半导体场效应管.ppt_第3页
金属-氧化物-半导体场效应管.ppt_第4页
金属-氧化物-半导体场效应管.ppt_第5页
已阅读5页,还剩114页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1,Chap6 金属氧化物半导体场效应管,2,概述,MOSFET: Metal Oxide Semiconductor Field Effect Transistor,是超大规模集成电路的主流器件。 图6-1:MOSFET的透视图 栅极:铝、多晶硅(poly)等 绝缘层:sio2 图中尺寸的表示:沟道长度、氧化层厚度、器件宽度,3,概述,源极和衬底、漏极和衬底形成两个PN结。 工作原理:在栅极加上足够大的电压,在栅极下方的半导体表面上会形成反型层,从而将漏极和源极连接,形成导电沟道。 N沟道和P沟道 MOSFET只有一种载流子导电,是单极器件,4,概述,导电沟道的电导受控于栅极电压,所以漏极电流的大小不仅受漏电压的控制,还受到栅电压的控制,这是MOSFET晶体管的工作基本原理。 MOSFET是利用半导体的表面效应制成的器件 器件的工作原理与表面现象和性质密切相关。,5,6.1 理想MOS结构的表面空间电荷区,理想MOS结构和实际MOS结构 图6-2:MOS电容器的基本结构和能带图 理想MOS结构基于以下假设: (1)在氧化物中或在氧化物和半导体之间的界面上不存在电荷。 (2)金属和半导体之间的功函数差为零,如绘于图6-2b中的情形。,6,功函数:真空能级到费米能级的能量间隔,即阻止电子逃逸的势垒。 第二个条件表明金属和半导体表面的势能相等。 前两个条件表明:若没有外加电压,半导体的能带从表面到内部都是平的。,6.1 理想MOS结构的表明空间电荷区,7,(3)sio2层是良好的绝缘体,能阻挡直流电流流过。 因此,即使有外加电压,表面空间电荷区也处于热平衡状态,这使得整个表面空间电荷区中费米能级为常数。,6.1 理想MOS结构的表明空间电荷区,8,6.1.1半导体表面空间电荷区,当在电容器两端加上电压后,就会在MOS电容器的两个极板金属和半导体上产生感应电荷。 电量相同,极性相反,分别为QM和QS。 由于金属中的自由载流子浓度远大于半导体,因此在半导体中形成一个相当厚的电荷层。 空间电荷区的电场从半导体表面到内部逐渐减弱。,9,6.1.1半导体表面空间电荷区,根据电磁场的边界条件,每个极板上的感应电荷与电场之间满足如下关系: 为自由空间的电容率, 为氧化物的相对介电常数, 为半导体表面的电场, 为半导体相对介电常数, 为氧化层中的电场。,10,6.1.1半导体表面空间电荷区,空间电荷区中电场的出现使半导体表面与体之间产生一个电位差。 半导体表面电势 ,被称为表面势。 图6-3,加上电压后MOS结构内的电位分布。,11,6.1.1半导体表面空间电荷区,为空间电荷区在半导体内部的边界,亦即空间电荷区宽度。 外加电压 为跨越氧化层的电压 和表面势 所分摊:,12,6.1.1半导体表面空间电荷区,13,6.1.2 载流子的积累、耗尽和反型,空间电荷区的电势差改变了空间电荷区的能带图。 根据外加电压VG的极性和大小,在半导体表明有可能实现三种不同的载流子分布情况:载流子积累、载流子耗尽和载流子反型。,14,6.1.2 载流子的积累、耗尽和反型,1、载流子积累 紧靠硅表面的多数载流子浓度大于体内热平衡多数载流子浓度时,称为载流子积累现象。 以P型半导体为例,金属电极加负电压,半导体表面电势为负,表面能带向上弯曲,15,6.1.2 载流子的积累、耗尽和反型,由热平衡载流子密度(1-7-28和1-7-29) 如图6-4(a)在半导体表面形成空穴积累。,16,6.1.2 载流子的积累、耗尽和反型,17,6.1.2 载流子的积累、耗尽和反型,2、载流子耗尽 金属电极加正电压,半导体表面电势为正,表面能带向下弯曲,造成表面多数载流子空穴的耗尽,少子电子的数目有所增加。 单位面积下的总电荷为: 式中 为耗尽层宽度。,18,6.1.2 载流子的积累、耗尽和反型,由泊松方程 可以得到如下的关系,类似于NP单边突变结,19,6.1.2 载流子的积累、耗尽和反型,20,6.1.2 载流子的积累、耗尽和反型,3、载流子反型 在耗尽基础上进一步增加偏压,使能带进一步向下弯曲,在半导体表面,出现少数载流子电子浓度高于本征载流子浓度,而多数载流子空穴的浓度低于本征载流子浓度的现象,即表面的半导体由P型变成了N型,称为反型层,这种现象称为载流子反型。,21,6.1.2 载流子的积累、耗尽和反型,如图6-4(c)所示。在xI的右边区域仍然为P型,半导体表面感应出PN结。 当撤销外加电压后,反型层消失,PN结也消失。 这种PN结称为物理PN结。,22,6.1.2 载流子的积累、耗尽和反型,23,6.1.3 反型和强反型条件,反型的特点:半导体表面少数载流子电子浓度高于本征载流子浓度即 因此反型条件为 即半导体表面电势等于半导体体内的费米势,24,6.1.3 反型和强反型条件,强反型的特点:半导体表面少数载流子电子浓度高于热平衡时的多数载流子浓度即 因此反型条件为 为出现强反型时的表面电势。,25,6.1.3 反型和强反型条件,出现强反型后,继续增加偏压VG,导带电子在很薄的强反型层中迅速增加,屏蔽了外电场。 空间电荷区的势垒高度、表面势、固定的受主电荷,以及空间电荷区的宽度,都基本不变。 反型层又称为导电沟道,是MOS场效应晶体管工作的物理基础。,26,6.1.3 反型和强反型条件,27,6.1.3 反型和强反型条件,由公式6-1-16,发生强反型时的感应PN结耗尽层厚度为 由公式6-1-15, 总的表面空间电荷为,28,6.1.3 反型和强反型条件,为反型层中单位面积下的可动电荷,又称为沟道电荷。 对于P型半导体,就是反型层中单位面积的电子电荷,是外加电压VG的函数(公式6-1-9和6-1-2),在MOSFET中是传导电流的载流子。,29,6.2 理想MOS电容器,MOS系统具有一定的电容效应,因此把它叫做MOS电容器。但QM并不正比于VG,因此需要讨论微分电容。 系统单位面积的微分电容,30,6.2 理想MOS电容器,微分电容C与外加偏压VG的关系称为MOS系统的电容电压特性。 令,31,6.2 理想MOS电容器,则有 其中 为绝缘层单位面积上的电容, 为半导体表面空间电荷区单位面积电容。两者串联构成MOS电容C。 称为归一化电容。,32,6.2 理想MOS电容器,绝缘层电容为常数,不随外加电压变化: 因此求MOS系统的电容电压特性关键是求CS随VG变化的规律。 将电容随电压的变化分成几个区域,大致情况如图6-7所示。,33,6.2 理想MOS电容器,34,6.2 理想MOS电容器,(1)积累区(VG0) 造成表面多子的大量积累。 稍有变化,就会引起QS的很大变化,即CS较大,与CO串连后可以忽略不计。 随着VG趋向0,表面空穴积累变小,CS变小,总电容也变小。,35,6.2 理想MOS电容器,(2)平带情况(VG0) 最后求得的半导体表面电容为 其中LD为德拜长度,标志着为了屏蔽外电场而形成的空间电荷区厚度。,36,6.2 理想MOS电容器,在完全电离的情况下有 归一化平带电容为 与氧化层厚度和衬底净掺杂浓度有关 结论:x0越大,电容越大;NA越大,电容越大(图6-8)。,37,6.2 理想MOS电容器,(3)耗尽区(VG0) 由下列两个公式 得到电容,38,6.2 理想MOS电容器,耗尽层厚度随电压上升而加厚,CS下降。 归一化电容 随着外加偏压 的增加而减小。如图6-7和6-9所示。,39,6.2 理想MOS电容器,(4)反型区(VG0) 出现反型后的电容与电压变化频率有很大关系,如图6-9所示。 在积累区和耗尽区,QS的变化主要由多子空穴的流动引起,变化的快慢由衬底的介电弛豫时间 决定,一般较短。即只要外界电压的变化频率 电容C就与频率无关。,40,6.2 理想MOS电容器,出现反型后,少子浓度不能被忽略,表面电荷由两部分组成:反型层中的电子电荷QI,耗尽层中的受主电荷QB 表面电容CS为,41,6.2 理想MOS电容器,先考虑QI的积累过程,有两个来源:来自于衬底,很少;来自于耗尽区的电子空穴对产生,与载流子寿命有关(一般较长) 同样,当MOS上的电压减小时,反型层中的电子要减少,少子数目的减少主要依赖于电子和空穴在耗尽层的复合来实现。,42,6.2 理想MOS电容器,(1)高频电压 电压的变化太快,使得QI来不及变化,43,6.2 理想MOS电容器,随着VG的增加,耗尽层厚度增加,电容下降。 随着VG增加而形成强反型时,反型层中的电子电荷不断增加,xd不再增加,MOS电容达到最小值。如图6-7中的虚线。,44,6.2 理想MOS电容器,(2)低频电压 此时载流子寿命与信号频率变化相当,反型层中的电子电荷变化屏蔽了信号电场,QI的变化对电容贡献较大,而耗尽层宽度和电荷基本不变。 形成反型后,QI随电压的变化很快,CS很大 。如图6-7。,45,6.2 理想MOS电容器,总结:MOS系统电容特性 1。由两个电容CO和CS串联。较小的电容起主要作用。 2、C-V特性 积累区、平带情况、耗尽区、反型区、C-V特性随信号频率的变化。,46,6.3 沟道电导与阈值电压,一、沟道电导 反型层在源和漏之间形成了一条导电通道,称为沟道。 沟道电导为 式中 为沟道中的电子浓度。 为沟道宽度。,47,6.3 沟道电导与阈值电压,即为反型层中单位面积下的总的电子电荷 沟道电导为,48,6.3 沟道电导与阈值电压,二、阈值电压 :定义为形成强反型所需要的最小栅电压。 当出现强反型时,49,6.3 沟道电导与阈值电压,沟道感应电荷QI受到VG的控制,只有当VGVTH时,才会有QI。这是MOSFET工作的基础-场效应。 阈值电压:,50,6.3 沟道电导与阈值电压,第一项表示在形成强反型时,要用一部分电压去支撑空间电荷 ; 第二项表示要用一部分电压为半导体表面提供达到强反型时所需要的表面势 。,51,6.4 实际MOS的电容电压特性,6.4.1功函数的影响 功函数的定义:把一个电子从费米能级移动到真空能级上所需要做的功。 实际系统中,铝的功函数比P型硅要小,因此前者的费米能级要高。 从电子的运动趋势可得,当VG=0时,半导体的表面势,52,6.4.1功函数的影响,表面势的存在使得在半导体表面,能带向下弯曲。 要消除功函数差所带来的影响,就必须在金属电极上加一个负电压,称为平带电压。,53,6.4.1功函数的影响,54,6.4.1功函数的影响,在一般情况下,外加电压VG的一部分VG1用来使能带拉平,剩下的一部分 VG-VG1起到理想MOS系统的VG的作用。 对于半导体的空间电荷以及MOS的C-V特性而言, VG-VG1起着有效电压的作用。,55,6.4.2界面陷阱和氧化物电荷的影响,氧化层电荷和Si-SiO2界面陷阱(包括四种电荷):界面陷阱电荷、氧化物固定电荷、氧化物陷阱电荷、可移动离子电荷。,56,6.4.2界面陷阱和氧化物电荷的影响,57,6.4.2界面陷阱和氧化物电荷的影响,(1)界面陷阱电荷(interface trapped charge) (2)氧化物固定电荷(fixed oxide charge) (3)氧化物陷阱电荷(oxide trapped charge) 大都可以通过低温退火消除。,58,6.4.2界面陷阱和氧化物电荷的影响,(4)可动离子电荷(mobile ionic charge)诸如钠离子和其它碱金属离子,在高温和高压下工作时,它们能在氧化层内移动。,59,6.4.2界面陷阱和氧化物电荷的影响,忽略功函数的影响。 由于上述四种非理想陷阱及电荷的影响,在VG=0的情况下,会在氧化层中积累一定的正电荷。 取金属氧化物截面为横坐标0点,假设在x处的薄层中有单位面积正电荷Q0。假设在金属表面上感应出的负电荷为QM,在半导体表面上感应出的负电荷为QS,60,6.4.2界面陷阱和氧化物电荷的影响,且有关系QM+QS=Q0 此时半导体表面的能带向下弯曲,为拉平能带,需要在金属电极上加一个负电压VG2,使QM=Q0,QS=0。,61,6.4.2界面陷阱和氧化物电荷的影响,因此绝缘层中正电荷对平带电压的影响与它们的位置有关,离金属电极越近,对平带电压的影响越小。 如果氧化层中正电荷连续分布,电荷体密度为 ,则,62,6.4.2界面陷阱和氧化物电荷的影响,总的平带电压 其中 称为有效面电荷。,63,6.4.2界面陷阱和氧化物电荷的影响,为了方便,将上述四种电荷统称为氧化层电荷,记为Q0。在多数情况下,在硅氧化硅截面上由表面态引起的电荷占优势,取x=x0,则平带电压为,64,6.4.3 实际MOS阈值电压和C-V曲线,综合考虑功函数差和氧化层电荷的影响,为实现平带条件所需的偏压即平带电压。 阈值电压必须修正,改写为,65,6.4.3 实际MOS阈值电压和C-V曲线,第一项是为消除半导体和金属的功函数差的影响,金属电极相对于半导体所需要加的外加电压; 第二项是为了把绝缘层中正电荷发出的电力线全部吸引到金属电极一侧所需要加的外加电压;,66,6.4.3 实际MOS阈值电压和C-V曲线,第三项是支撑出现强反型时的体电荷 所需要的外加电压; 第四项是开始出现强反型层时,半导体表面所需的表面势。,67,6.4.3 实际MOS阈值电压和C-V曲线,外加偏压VG的一部分VFB用来使能带拉平,剩下的一部分VG-VFB起到理想MOS系统的VG作用。而VFB0,则C-V曲线应该向左移动。 如图6-14所示。,68,6.5 MOS场效应晶体管,6.5.1基本结构和工作过程 基本结构描述:四端器件;氧化物上的金属电极称为栅极;源和漏的下方区域称为场区,栅下区域称为有源区。 基本参数:沟道长度L;氧化层厚度x0;称的掺杂浓度Na。,69,6.5.1基本结构和工作过程,工作原理:以源极为电压参考点。 只加电压VD,源到漏相当于两个背靠背的PN结,通过的电流是反向漏电流,很小。 栅极加正电压VG,在半导体表面形成沟道,漏、源被沟道相连。 沟道电导可以通过栅压控制。 体电势:也会影响沟道电导。,70,6.5.1基本结构和工作过程,(1)线性区:形成反型,但漏电压很小 沟道作用相当于电阻,漏电流和漏电压VD成正比。,71,6.5.1基本结构和工作过程,(2)开始饱和:漏电压增加,使靠近漏端的沟道宽度减小为0,称为沟道夹断。产生夹断的地方称为夹断点,夹断时的漏电压记为VDsat。,72,6.5.1基本结构和工作过程,73,6.5.1基本结构和工作过程,(3)饱和:当VDVDsat时,夹断点左移,但夹断点的电压保持不变即沟道两端电压保持不变,因此漏电流也不变,主要变化是L缩短,74,6.5.1基本结构和工作过程,75,6.5.2静态特性,将衬底和源接地。,76,6.5.2静态特性,(1)线性区 沟道感应电荷 漂移电子电流,77,6.5.2静态特性,漏电流方程 (6-5-4)式称为萨支唐(C.T. Sah)方程。,78,6.5.2静态特性,考虑到沟道电压的作用 将6-5-6代入6-4-12,再代入6-5-4,积分后得到6-5-7。 一般采用简化的6-5-4表示漏电流。 图6-17:6-5-4和6-5-7两种I/V特性的比较,79,6.5.2静态特性,(2)饱和区 假设在L点发生夹断,则在L处有,80,6.5.2静态特性,把式(6-5-8)代入式(6-5-4)得 上式只在开始饱和时有效。超过这一点,电流可看作常数。,81,6.5.2静态特性,82,6.5.2静态特性,(3)截止区 没有形成反型层。,83,6.6 等效电路和频率响应,一、小信号参数 1、线性导纳gd 对6-5-5求导可得:,84,6.6 等效电路和频率响应,线性区的电阻,称为开态电阻,或导通电阻,可用下式表示,85,6.6 等效电路和频率响应,2、跨导gm 线性区:对6-5-5求导: 饱和区:对6-5-9求导:,86,6.6 等效电路和频率响应,饱和区跨导gm的表示式和线性区导纳gb 的相同。在假设QB为常数时才成立。 跨导标志了MOSFET的放大能力。 3、饱和区的漏极电阻,87,6.6 等效电路和频率响应,MOSFET小信号等效电路,88,6.6 等效电路和频率响应,4、截止频率 定义为输出电流和输入电流之比为1时的频率,即当器件输出短路时,器件不能够放大输入信号时的频率。,89,6.6 等效电路和频率响应,栅极总电容CG CGC0ZL 结论:为了提高工作频率或工作速度,沟道长度要短,载流子迁移率要高。,90,6.7 亚阈值区,当VGSVT时,半导体表面仅仅只是弱反型,沟道中仍有较小的漏电流,该电流称为亚阈值电流,主要由载流子的扩散引起。这种现象称为亚阈值传导。 当MOSFET作为数字逻辑电路开关极存储器使用时,亚阈值区特别重要。因为亚阈值区描述了开关如何导通和截止。,91,6.7 亚阈值区,结论:为了使亚阈值电流小到可以忽略不计,必须将MOSFET偏置在比VTH低0.5V或者更低的电压下。,92,6.8 MOS场效应晶体管的类型,按照反型层类型的不同,MOSFET可分四种不同的基本类型: N沟MOSFET: 1、若在零栅压下沟道电导很小,栅极必须加上正向电压才能形成沟道,那么,这种器件就是增强型N沟MOSFET。,93,6.8 MOS场效应晶体管的类型,2、若在零偏压下已存在N型沟道,为了减小沟道电导,栅极必须加负电压以耗尽沟道载流子,这样的器件是耗尽型N沟MOSFET。 对于增强型N沟器件,要使沟道通过一定的电流,正的栅偏置电压必须比阈值电压大。,94,6.8 MOS场效应晶体管的类型,而耗尽型N沟器件,在VG=0时,沟道已可流过很大的电流,改变栅压可以增加或减小沟道电流。 3、增强型P沟MOSFET 4、耗尽型P沟MOSFET,95,6.8 MOS场效应晶体管的类型,96,6.8 MOS场效应晶体管的类型,97,6.9 影响阈值电压的其余因素,三个因素:衬底掺杂浓度、氧化层厚度、体电势。 上式中的C0与氧化层厚度x0有关,QB与衬底掺杂浓度有关。,98,6.9 影响阈值电压的其余因素,在MOS集成电路的设计和生产中,阈值电压的控制十分重要,必须按照电路要求可靠的生产出增强型或耗尽型器件。 大多数应用中需要的是增强型器件,对NMOS要求VTH0,对PMOS要求VTH0。 对于NMOS器件,由于VFB0,后面两项的和必须大于VFB才能满足要求。,99,6.9 影响阈值电压的其余因素,对于PMOS,生产增强型没有困难。 对于NMOS,VTH正比于氧化层厚度和衬底掺杂。 图6-23:VTH在低掺杂下是负的,在高掺杂下变成正的。 控制VTH方法之一:离子浅注入。通过栅氧化层把杂质注入到沟道表面的薄层内,从而增加沟道的掺杂量,提高阈值电压。,100,6.9 影响阈值电压的其余因素,控制VTH方法之二:控制氧化层厚度。 场区氧化层比栅氧化层厚,使场区的阈值电压大于栅氧化层下的阈值电压,当栅下形成导电沟道后,场氧化层下的半导体表面仍保持耗尽状态。 适用于MOS器件之间的隔离。 如图6-24所示。,101,6.9 影响阈值电压的其余因素,防止寄生沟道:在氧化层的上方要走线,当导线电压较高时,会在场区半导体表面形成反型,产生寄生沟道,导致电路不能正常工作。为了防止寄生沟道,场区必须进行高浓度掺杂(掺与衬底同类型的杂质),使表面不容易反型,从而将沟道隔断。,102,6.9 影响阈值电压的其余因素,控制VTH方法之三:施加衬底偏压。当在衬底加一个反向偏压时,耗尽层加宽,QB增加,导致VTH增加。 图6-25:衬底偏压对阈值电压的影响,103,6.10 器件尺寸比例,为了提高集成度,以及提高频率特性,器件的尺寸越来越小,由此带来一些效应,如短沟道效应。 当沟道长度缩减后,源极与漏极的电场会影响电荷分布、阈值电压等。 如何缩小尺寸? 如何减小短沟道效应?,104,6.10.1 短沟道效应,1、线性区的阈值电压下降 当MOSFET工作在线性区时,漏极结的耗尽区宽度近似与源极结相同。 由于沟道的耗尽区与源极和漏极的耗尽区重叠,由栅极偏压产生的电场所感应生成的电荷应该近似为梯形。 有效沟道长度减小,阈值电压下降。,105,6.10.1 短沟道效应,也可以理解为:沟道长度减小到一定程度后,源、漏结的耗尽区在整个沟道中所占的比重增大,栅下面的硅表面形成反型层所需的电荷量减小,因而阈值电压减小。,106,6.10.1 短沟道效应,2、迁移率场相关效应及载流子速度饱和效应 低场下迁移率是常数,载流子速度随电场线性增加。高场下迁移率下降,载流子速度达到饱和,不再与电场有关。速度饱和对使漏端饱和电流大大降低,并且使饱和电流与栅压的关系不再是长沟道器件中的近平方关系,而是线性关系。,107,6.10.1 短沟道效应,3、亚阈特性退化,器件夹不断 亚阈区泄漏电流使MOSFET器件关态特性变差,静态功耗变大。在动态电路和存储单元中,它还可能导致逻辑状态发生混乱。 当短沟道MOSFET的漏极电压由线性区增至饱和区时,其阈值电压的下降将更严重,此效应称为漏场感应势垒下降(DIBL)。,108,6.10.1 短沟道效应,DIBL效应是指,当漏极加上高电压时。由于栅很短,漏极与源极太接近会造成的表面区电场渗透,使得漏极与源极之间的势垒高度降低,导致电子由源极注入漏极,造成亚阈值电流的增加。 因此在短沟道条件中,阈值电压

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论