频率计调研报告.doc

大连科技学院2016届本科毕业生调研报大连科技学院毕业设计（论文）调研报告学生姓名 王运运 专业班级 通信工程2012级1班 所在院系 电气工程学院 指导教师 鞠艳杰 职称 讲师 所在单位 电子电路教研室 完成日期 2016 年 3 月 25 日调研报告1 课题来源及意义 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其功能是实现信号的频率、周期、占空比以及脉宽等指标的测量，在电子测量、航海、探测、军事等众多领域的。主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。EDA为可编写程序设计硬件电路设计，可重复下载的优势非常明显。这样做既可节省时间又能避免不必要的资源浪费。FPGA以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。2 国内外研究现状和发展趋势 2.1 研究现状： 随着科学技术的发展，用户对电子计数器也提出了新的要求。对于抵挡产品要求使用操作方便，量程（足够）宽，可靠性能搞，低价格。而对于中高档产品，则要求有高分辨率，高精度，搞稳定度，高测量速率；除通常通用计数器所具有的功能外，还要有数据处理功能，时域分析功能等等，或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正完美的实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。 由于微电子技术和计算机技术的发展，频率计都在不断地进步着，灵敏度不断提高，频率范围不断扩大，功能不断地增加。在测试通讯、微波器件或产品时，通常都是较复杂的信号，如含有复杂频率成分、调制的或含有未知频率分量的、频率固定的或变化的、纯净的或叠加有干扰的等等。为了能正确地测量不同类型的信号，必须了解待测信号特性和各种频率测量仪器的性能。微波计数器一般使用类型频谱分析仪的分频或混频电路，另外还包含多个时间基准、合成器、中频放大器等。虽然所有的微波计数器都是用来完成技术任务的，但制造厂家都有各自的一套复杂的计数器的设计、使得不同型号的计数器性能和价格会有所差别，比如说一些计数器可以测量脉冲参数，并提供类似于频率分析仪的频幕显示，对这些功能具有不同功能不同规格的众多仪器。我们应该视测试需要正确的选择，以达到最经济和最佳的应用效果。 2.2 发展趋势数字电路制造工业的进步，使得系统设计人员能在更小的空间实现更多的功能，从而提高系统可靠性和速度。现如今，数字频率计已经不仅仅是测量信号频率的装置了，用它还可以测量方波脉冲的脉宽。在人们的生活中频率计也发挥着越来越重要的作用，比如用数字频率计来监控生产过程，这样可以及时发现系统运行中的异常情况，以便给人们争取时间处理。 除此之外，它还可以应用于工业控制等其它领域。在传统的电子测量仪器中，示波器在进行频率测量是频率较低，误差较大。频率仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时的跟踪捕捉到被测信号的频率变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此频率计拥有非常广泛的引用范围。 在传统生产制造企业中，频率计被广泛应用在产线的生产测试中。频率计能够快速的捕捉到晶体振荡器输出的频率变化，用于通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以用来对电台的跳帧信号进行分析。 对于频率计的设计目前也有专用芯片可以实现，如利用MAXIM公司的ICM7240来设计频率计。但由于 这种芯片的计数频率比较低，远不能达到在一些场合需要测量很搞的频率要求，而测量精度也受到芯片本身的限制。提出的用AT8C52单片机设计频率计的方法可以解决这些问题，实现精度较高、等精度和宽范围频率计的设计。3 研究内容 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为 1S。闸门时间可以根据需要取值，大于或小于1S都可以。闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测一次频率的间隔就越长。闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。一般取 1S作为闸门时间。数字频率计的关键组成部分包括测频控制信号发生器，计数器，锁存器，译码驱动电路和显示电路。数字频率计的功能,设计采用 EDA 技术，完成功能模块的划分，利用测频法的原理和 VHDL 语言，分别用VHDL 语言完成底层模块的设计和以原理图的方法完成顶层模块的设计，采用自顶向下的设计方法，实现了 1Hz10kHz 测量范围的的数字频率计，并在软件平台下分别对设计项目、各个模块以及顶层模块进行仿真分析。4 研究方法及手段第一，通过查阅资料、自我学习以及向他人请教，掌握频率计的概念和基本思路，并在此基础上的方法。第二，自我分析，查阅资料提出频率计实现的方法原理；第三，在掌握频率计实现算法的基础上，根据VHDL语言的特点及应用例子将频率计的控制、计数、锁存、译码等电路模块进行VHDL文本描述。第四，利用Quartus进行编译、波形分析、仿真、调试程序。可行性分析：FPGA的结构灵活，其逻辑单元、能满足各种设计需求，其速度快、功耗低，通用性强，特别适用于复杂系统的设计。并且利用VHDL工业标准硬件描述语言,采用自顶向下(ToptoDown)和基于库(Library-based)的设计,设计者不但可以不必了解硬件结构设计,而且将使系统大大简化,提高整体的性能和可靠性，因此该设计比较容易实现5 进度计划第一周：填写并审查大连科技学院毕业设计（论文）课题进度计划与考核表并确定研究内容。第二周：提交调研报告并进行外文翻译的查找准备工作。第三周：提交外文翻译资料，并学习VHDL语言，语法。第四周：阅读国内外有关频率计的相关资料并总结频率计的特点，继续学习编程语言VHDL的语法。第五周：总结分析频率计的工作原理，进行分块总结，确定总体方案。第六周：阅读资料，理解掌握频率计各个分块工作原理，继续学习编程语言VHDL的语法。第七周：根据总体方案对各个分模块进行编程实现。第八周：将各个模块进行综合调试。第九周：检查验证最终综合模块的工作情况，检查修改各个模块的工作情况，并修改错误。第十周：完善修改综合程序，进行最终的结果仿真，验证结果，撰写毕业论文提纲，规划论文内容，并开始着手写毕业论文初稿。第十一周：整理材料，文件图标等，完成毕业论文的撰写，交指导教师审查。第十二周：论文修改，打印，装订成册，并提交。复习各种资料，准备答辩。第十三周：答辩，毕业论文成绩评定。第十四周：整理毕业论文及相关资料，完成成册。6 参考文献1徐辉,王祖强,王照君.基于高速串行BCD码除法的数字频率计的设计. 电子技术应用, 2002, 31(09) : 6167 2徐成,刘彦,李仁发,等.一种全同步数字频率测量方法的研究.电子技术应用, 2004, 38 (12) : 43 3侯伯亨,顾新.VHDL 硬件描述语言与数字逻辑电路设计(第3版) .西安: 西安电子科技大学出版社,1999 4谭会生,张昌凡.EDA技术及应用.西安: 西安电子科技大学出版社, 2001 5魏忠,蔡勇,雷红卫.嵌入式开发详解.电子工业出版社 6周如辉.实时视频处理系统中乒乓存储控制器的设计J.电子元器件应用,2006(4):66-68. 7马忠梅.单片机的C语言应用程序设计.北京航空航天大学出版社. 8宋万杰,罗丰,吴顺君.CPLD技术极其应用.西安电子科技大学出版社. 9常青,陈辉煌.可编程专用集成电路及其应用与设计实践.国防工业出版社. 10王金明,杨吉斌.数字系统设计与VHDLM.北京:电子工业出版社,2002,1. 11林明权.VHDL数字控制系统设计范例M.电子