资源目录
压缩包内文档预览：(预览前20页/共40页)
编号：6127020
类型：共享资源
大小：389.72KB
格式：ZIP
上传时间：2017-11-24
上传人：超****计
IP属地：浙江
4.8
积分
- 关 键 词：
-
数字
电子
实验
试验
指导书
- 资源描述：
-
0591、数字电子实验指导书,数字,电子,实验,试验,指导书
- 内容简介：
-
数字电子实验指导书辽宁石油化工大学职业技术学院目 录一、基础实验部分实验一 集成逻辑门电路逻辑功能的测试实验二 集成逻辑门电路的参数测试实验三 组合逻辑电路的实验分析实验四 数据选择器实验五 触发器的功能及应用实验六 计数器的功能及应用实验七 中规模集成计数器的应用实验八 计数、译码、显示综合实验实验九 利用 TTL 集成逻辑门构成脉冲电路实验十 555 时基电路二、设计性实验部分实验一 熟悉实验系统-门电路逻辑功能验证 实验二 组合逻辑数字电路设计 实验三 时序逻辑数字电路设计 基础实验部分实验一 集成逻辑门电路逻辑功能的测试一、实验目的1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。2、掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、元器件： 74LS00 74LS04 74LS55 74LS86 各一块导线 若干三、实验内容1、测试 74LS04（六非门）的逻辑功能将 74LS04 正确接入面包板，注意识别 1 脚位置（集成块正面放置且缺口向左，则左下角为 1 脚）重点讲解，按表 1-1 要求输入高、低电平信号，测出相应的输出逻辑电平。得表达式为 AY表 1-1 74LS04 逻辑功能测试表2、测试 74LS00（四 2 输入端与非门）逻辑功能将 74LS00 正确接入面包板，注意识别 1 脚位置，按表 1-2 要求输入高、低电平信号，测出相应的输出逻辑电平。得表达式为 BAY表 1-2 74LS00 逻辑功能测试表1A 1B 1Y 2A 2B 2Y 3A 3B 3Y 4A 4B 4Y0 0 1 0 0 1 0 0 1 0 0 10 1 1 0 1 1 0 1 1 0 1 11 0 1 1 0 1 1 0 1 1 0 11 1 0 1 1 0 1 1 0 1 1 01A 1Y 2A 2Y 3A 3Y 4A 4Y 5A 5Y 6A 6Y0 1 0 1 0 1 0 1 0 1 0 11 0 1 0 1 0 1 0 1 0 1 03、测试 74LS55（二路四输入与或非门）逻辑功能将 74LS55 正确接入面包板，注意识别 1 脚位置，按表 1-3 要求输入信号，测出相应的输出逻辑电平，填入表中。（表中仅列出供抽验逻辑功能用的部分数据）表 1-3 74LS55 部分逻辑功能测试表A B C D E F G H Y0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 1 10 0 0 0 0 0 1 0 10 0 0 0 0 0 1 1 10 0 0 0 0 1 0 0 10 0 0 0 0 1 0 1 10 0 0 0 0 1 1 0 10 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 01 1 1 1 1 1 1 1 0本器件的逻辑表达式应为：Y= ,与实侧值相比较，功能正确。EFGHABCD4、测试 74LS86（四异或门）逻辑功能将 74LS86 正确接入面包板，注意识别 1 脚位置，按表 1-4 要求输入信号，测出相应的输出逻辑电平。得表达式为 Y=AB表 1-4 74LS86 逻辑功能测试表1A 1B 1Y 2A 2B 2Y 3A 3B 3Y 4A 4B 4Y0 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 1 0 1 1 0 1 11 0 1 1 0 1 1 0 1 1 0 11 1 0 1 1 0 1 1 0 1 1 0四、实验结果分析（回答问题）若测试 74LS55 的全部数据，所列测试表应有 256 种输入取值组合。用实验箱、万用表作一个实验示范，并强调测试方法及万用表的用法。实验二 集成逻辑门电路的参数测试一、实验目的掌握 TTL 和 CMOS 与非门主要参数的意义及测试方法。进一步熟悉数字逻辑实验箱的基本功能和使用方法。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 2 只3、元器件：74LS20（T063）、 CC4012 各一块，2CK11 4 只电阻及导线 若干三、实验内容（简单实验步骤、实验数据及波形）1、TTL 与非门 74LS20 静态参数测试导通电源电流 ICCL和截止电源电流 ICCH 。测试电路如图 2-1。74LS20 为双与非门，两个门的输入端作相同处理。测得 ICCL=12mA，ICCH=1.6mA图 2-1 图 2-2低电平输入电流 IiL 和高电平输入电流 IiH。每一门和每一输入端都测试一次。测试电路如图 2-2。 2、电压传输特性。调节电位器 RW，使 Vi从 0V 向 5V 变化，逐点测试 Vi和 VO值，将结果记录入下表中。测试电路如图 2-3。参数 1A 1B 1C 1D 2A 2B 2C 2DIiL(mA) 1.1 1.2 1.1 1.0 1.0 1.1 1.1 1.0IiH(uA) 9 9 9 9 10 9 9 8图 2-3Vi 0.3 0.5 1 1.2 1.3 1.35 1.4 1.45 1.5 1.6 1.7 2.4 3.6Vo 3.6 3.6 3 2.7 2.4 2.1 1.6 1.3 1.0 0.7 0.3 0.3 0.33、CMOS 双四输入与非门 CC4012 静态参数测试将 CC4012 正确插入面包板，测电压传输特性。测试电路和方法同上，输出端为空载测量。将结果记录入下表中。Vi 0 0.5 1 2 2.3 2.4 2.45 2.5 2.55 2.6 2.7 3 4.5 5Vo 5 5 5 5 5 5 5 5 0 0 0 0 0 0四、实验结果分析（回答问题）1、测量 TTL 与非门输出低电平时要加负载，因为要求集成块有一定带负载的能力，而 TTL 与非门输出低电平时会有较大负载电流。图 2-3 中 R 选用 360 是根据最大允许负载电流为：扇出系数（8）低电平输入电流 I iL（1.6mA）得到的。若 R 很小会使负载电流过大，无法得到正常的输出低电平。2、与非门输入端悬空可以当作输入为“1”，因为悬空相当于 Ri=，由输入端负载特性可得此结论。3、TTL 或非门闲置输入端的处置方法：与其它输入端并联；接地。4、实验中所得 ICCL和 ICCH为整个器件值，单个门电路的 ICCL和 ICCH 为所测值的一半。5、CC4012 的 VDD=15V，则其 VOH=14.95V、VOL=0.05V、VTH =7.5V。重点讲解组合逻辑电路的实验分析的方法与步骤及在实验设备中如何去实现。实验三 组合逻辑电路的实验分析一、实验目的1、学会组合逻辑电路的实验分析方法。2、验证半加器、全加器的逻辑功能。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 2 只3、元器件：74LS00、74LS20 各一块，74LS55、74LS86 各一块电阻及导线 若干三、实验线路图四、实验内容1、测试用与非门构成的电路的逻辑功能按图 3-1 接线。按下表要求输入信号，测出相应的输出逻辑电平，并填入表中。分析电路的逻辑功能为半加器，写出逻辑表达式为：Y=AB Z=AB2、测试用异或门和与非门组成的电路的逻辑功能按图 3-2 接线。按下表要求输入信号，测出相应的输出逻辑电平，并填入表中。分析电路的逻辑功能为半加器，写出逻辑表达式为Sn=AB Cn=ABA B Y Z0 0 0 00 1 1 01 0 1 01 1 0 13、测试用异或门、非门和与或非门组成的电路的逻辑功能按图 3-3 接线。按下表要求输入信号，测出相应的输出逻辑电平，并填入表中。分析电路的逻辑功能为半加器，写出逻辑表达式为：Sn=ABC Cn=AB+(AB)CAn Bn Cn-1 Sn Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1五、实验结果分析（回答问题）1、总结用实验来分析组合逻辑电路功能的方法为：按图接线，将输入的所有取值组合对应输出测出来，得到该电路的真值表，进而写出逻辑函数表达式，概述电路的逻辑功能讲解 74LS138 的用法及数据选择器在微机控制等领域的应用。此为学生自拟实验由学生自拟，老师着重是辅导。实验四 数据选择器一、实验目的1、进一步熟悉用实验来分析组合逻辑电路功能的方法。2、了解中规模集成八选一数据选择器 74LS151 的应用。3、了解组合逻辑电路由小规模集成电路设计和由中规模集成电路设计的不同特点A B Sn Cn0 0 0 00 1 1 01 0 1 01 1 0 1二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、元器件：74LS00、74LS04 各 1 块，74LS20、74LS151 各 1 块导线 若干三、实验线路图四、实验内容（简单实验步骤、实验数据及波形）1、利用数字逻辑实验箱测试 74LS151 八选一数据选择器的逻辑功能，按图 5-1接线，将实验结果记录在下表中。选通 地址输入 数据输入 输出SA2 A1 A0 D0 D1 D2 D3 D4 D5 D6 D7 Y1 X X X X X X X X X X X 0 10 0 0 D0 X X X X X X X D0 D0 0 1 X D1 X X X X X X D10 1 0 X X D2 X X X X X D2 2D0 1 1 X X X D3 X X X X D3 31 0 0 X X X X D4 X X X D4 41 0 1 X X X X X D5 X X D5 5D1 1 0 X X X X X X D6 X D6 601 1 1 X X X X X X X D7 D7 72、交通灯红用 R、黄用 Y、绿用 G 表示，亮为 1，灭为 0。只有当其中一只亮时为正常 Z=0，其余状态均为故障 Z=1。该交通灯故障报警电路如图 5-1，接线并检查电路的逻辑功能，将结果记录在下表中，可得表达式为：Z（R，Y，G）=m（0，3，5，6，7）R Y G Z0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 13、有一密码电子锁，锁上有四个锁孔 A、B、C、D，按下为 1，否则为 0，当按下A 和 B、或 A 和 D、或 B 和 D 时，再插入钥匙，锁即打开。若按错了键孔，当插入钥匙时，锁打不开，并发出报警信号，有警为 1，无警为 0。设计出电路如图 5-3，按图接线并检查电路的逻辑功能，列出表述其功能的真值表，记录实验数据如下表，可得表达式为：F（AB,C,D）=m（0,1,2,3,4,6,7,8,10,11,13,14,15 ）A B C D F A B C D F0 0 0 0 1 1 0 0 0 10 0 0 1 1 1 0 0 1 00 0 1 0 1 1 0 1 0 10 0 1 1 1 1 0 1 1 10 1 0 0 1 1 1 0 0 00 1 0 1 0 1 1 0 1 10 1 1 0 1 1 1 1 0 10 1 1 1 1 1 1 1 1 1五、实验结果分析（回答问题）1、由以上实验测试结果，可知 74LS151 八选一的功能正常。2、用中规模集成电路设计逻辑函数的特点为：较小规模集成电路更便于修改设计，且设计中多使用最小项表达式，设计思想可以更加清晰。讲解 74LS151 的用法及数据选择器在微机控制等领域的应用。此为学生自拟实验由学生自拟，老师着重是辅导。实验五 触发器的功能及应用一、实验目的1、学会测试触发器逻辑功能的方法。2、进一步熟悉 RS 触发器、集成 JK 触发器和 D 触发器的逻辑功能及触发方式。3、进一步熟悉数字逻辑实验箱中单脉冲和连续脉冲发生器的使用方法。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、双踪示波器 XJ4328XJ4318 一台4、元器件：74LS00、74LS74 各 1 块，74LS20、74LS76 各 1 块导线 若干三、实验线路图四、实验内容（简单实验步骤、实验数据及波形）1、基本 RS 触发器逻辑功能测试利用数字逻辑实验箱测试由与非门组成的基本 RS 触发器的逻辑功能，R、S 接电平开关，Q、Q 接电平显示，将结果记录在下表中。步骤 RSQ 功能0 0 0 1 1 不定1 0 1 0 1 置 02 1 1 0 1 保持3 1 0 1 0 置 14 1 1 1 0 保持2、集成 JK 触发器逻辑功能测试CP J K DSDRQ1 11 10 0 11 01 0 110 1 1 001 1 1 010 10 1 101 01 0/1 1/0(1) 直接置 0 和置 1 端的功能测试（2）JK 逻辑功能的测试按下表测试并记录 JK 触发器的逻辑功能（表中 CP 信号由实验箱操作板上的单次脉冲发生器提供）。J K CP Qnn101 0/1 0/10 010 0/1 0/101 0/1 0/10 110 0/1 001 0/1 0/11 010 0/1 101 0/1 0/11 110 0/1 1/0(3)JK 触发器计数功能测试使触发器处于计数状态（J=K=1），CP 信号由实验箱操作板中的连续脉冲（矩形波）发生器提供，可分别用低频(f= 110HZ)和高频（f=20150KHZ）两档进行输入，分别用实验箱上的 LED 电平显示器和 XJ4328 双踪示波器观察工作情况，记录 CP 与 Q的工作波形，Q 状态更新发生在 CP 的下降沿。Q 信号的周期是 CP 信号周期的两倍。3、集成 D 触发器逻辑功能测试（1）D 触发器逻辑功能的测试按下表测试并记录 D 触发器的逻辑功能（表中 CP 信号由实验箱操作板上的单次脉冲发生器提供）。D CP nQn101 0/1 0010 0/1 0/101 0/1 1110 0/1 0/1(2) D 触发器计数功能测试使触发器处于计数状态（D= ），CP 端由实验箱操作板中的连续脉冲（矩形波）发生器提供，可分别用低频(f= 1-10HZ)和高频（f=20-150KHZ）两档进行输入，分别用实验箱上的 LED 电平显示器和 XJ4318/XJ4328 双踪示波器观察工作情况，记录 CP与 Q 的工作波形， Q 状态更新发生在 CP 的上升沿。Q 信号的周期是 CP 信号周期的两倍。五、实验结果分析（回答问题）1、画出工作波形图。2、比较各种触发器的逻辑功能及触发方式：基本 RS 触发器：置 0、置 1、保持功能，有不定状态；低电平触发。JK 触发器：置 0、置 1、保持、计数功能，有低电平有效的直接置 0、置 1 端；下降沿触发。D 触发器：置 0、置 1、保持、功能，有低电平有效的直接置 0、置 1 端；上升沿触发。六、思考题将一个带直接置 0/1 端的 JK 触发器置为 0 有以下几种方法：CP J K DSDR 1 0 0 1 1 1（1 次或 2 次） 1 1 1 1将一个带直接置 0/1 端的 JK 触发器置为 1 有以下几种方法：CP J K DSDR 1 0 1 0 1 1（1 次或 2 次） 1 1 1 1将一个带直接置 0/1 端的 D 触发器置为 0 有以下几种方法：CP D DSDR 1 0 0 1 1（1 次或 2 次） Q1 1将一个带直接置 0/1 端的 D 触发器置为 1 有以下几种方法：CP D DSDR 0 1 1 1 1（1 次或 2 次） Q1 1讲解小规模计数器的应用及组成原理。 实验六 计数器的功能及应用一、实验目的1、学习计数器逻辑功能的测试方法。2、熟悉计数器（异步三位二进制加/减法及十进制加法）的工作原理。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、双踪示波器 XJ4328XJ4318 一台4、元器件：74LS00、74LS76 各 1 块导线 若干三、实验线路图四、实验内容（简单实验步骤、实验数据及波形）1、异步二进制加法计数器按图 8-1 接线，组成一个三位异步二进制加法计数器，CP 信号可利用数字逻辑实验箱上的单次脉冲发生器或低频连续脉冲发生器，清 0 信号 由逻辑电平开控制，DR计数器的输出信号接 LED 电平显示器，按下表进行测试并记录。（2）在 CP 端加高频连续脉冲，用示波器观察各触发器输出端的波形，并按时间对应关系画出 CP、Q1、Q2、Q3 端的波形。2、异步二进制减法计数器在预习时画出用 JK 触发器构成的三位异步二进制减法计数器的逻辑电路如图 8-2。按图接线，然后按步骤 1 所述内容进行测试。DRCP Q4 Q3 Q2 Q1 Z 十进制数0 X 0 0 0 0 0 00 0 0 0 0 0 01 0 0 0 1 0 12 0 0 1 0 0 23 0 0 1 1 0 34 0 1 0 0 0 45 0 1 0 1 0 56 0 1 1 0 0 67 0 1 1 1 1 78 1 1 0 0 0 89 1 0 0 1 1 9110 0 0 0 0 0 03、异步十进制加法计数器按图 8-3 接线，组成一个异步十进制加法计数器，CP 信号可利用数字逻辑实验箱上的单次脉冲或低频连续脉冲发生器，清 0 信号 由逻辑电平开关控制，各触发器DR的输出端及进位输出端分别接到 LED 电平显示插孔，按下表进行测试并记录。DRCP Q3 Q2 Q1 十进制数0 X 0 0 0 00 0 0 0 01 1 1 1 72 1 1 0 63 1 0 1 54 1 0 0 45 0 1 1 36 0 1 0 27 0 0 1 118 0 0 0 0DRCP Q4 Q3 Q2 Q1 Z 十进制数0 X 0 0 0 0 0 00 0 0 0 0 0 01 0 0 0 1 0 12 0 0 1 0 0 23 0 0 1 1 0 34 0 1 0 0 0 45 0 1 0 1 0 56 0 1 1 0 0 67 0 1 1 1 1 78 1 1 0 0 0 89 1 0 0 1 1 9110 0 0 0 0 0 0（2）在 CP 端加高频连续脉冲，用示波器观察各触发器输出端的波形，并按时间对应关系画出 CP、Q1、Q2、Q3、Q4、Z 端的波形。十进制计数器 五、实验结果分析（回答问题）1、画出工作波形图。二进制加/减法计数器的相同点：都为异步计数器，进位信号取自低位状态的边沿。相异点：进位信号分别取自低位状态的下降沿和上升沿。讲解中规模计数器的应用及组成原理。实验七 中规模集成计数器的应用一、实验目的1、熟悉中规模集成计数器的功能及应用。2、进一步熟悉数字逻辑实验箱中的译码显示功能。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、双踪示波器 XJ4328/XJ4318 一台4、元器件：74LS00、74LS20、74LS161 各 1 块导线 若干三、实验线路图四、实验内容（简单实验步骤、实验数据及波形）(一)用 74LS161 及辅助门电路实现一个 10 进制计数器：1、利用异步清 0 端 。电路图如图 9-1。DR2、利用同步置数端 ，从 0000 开始计数。电路图如图 9-2。L3、利用同步置数端 ，到 1111 结束。电路图如图 9-3。4、利用同步置数端 ，从某状态 DCBA 开始，到另一状态 D1C1B1A1结束。（例：D从 0001 开始，到 1010 结束的 10 进制）电路图如图 9-4。计数器的 CP 端接低频连续脉冲，输出状态接 LED 电平显示，逻辑电平开关作为并行输入数据，观察计数器的功能。列出表述其功能的计数状态顺序表，记录实验数据。电路图 9-1、图 9-2 数据为下表：CP QD QC QB QA 十进制数0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 0 0 0 0 0电路图 9-3 的数据为下表：CP QD QC QB QA 十进制数0 0 1 1 0 61 0 1 1 1 72 1 0 0 0 83 1 0 0 1 94 1 0 1 0 105 1 0 1 1 116 1 1 0 0 127 1 1 0 1 138 1 1 1 0 149 1 1 1 1 1510 0 0 0 0 0电路图 9-4 的数据为下表：CP QD QC QB QA 十进制数0 0 0 0 1 11 0 0 1 0 22 0 0 1 1 33 0 1 0 0 44 0 1 0 1 55 0 1 1 0 66 0 1 1 1 77 1 0 0 0 88 1 0 0 1 99 1 0 1 0 1010 0 0 0 0 0（二）利用实验箱上的高频连续脉冲作 CP，用示波器观察 QD、QC、QB、QA 的波形，并按时间对应关系记录下来。（略）五、实验结果分析（回答问题）1、74LS161 的置 0 端为异步置 0，置数端为同步置数。2、若要求计数器具有暂停计数功能，可以：A 封锁 CP 信号B 令 EP=ET=0此为学生自拟实验由学生自拟，老师着重辅导。实验八 计数、译码、显示综合实验一、实验目的1、熟悉中规模集成电路计数器的功能及应用。2、熟悉中规模集成电路译码器的功能及应用。3、熟悉 LED 数码管及显示电路的工作原理。4、学会综合测试的方法。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、元器件：74LS90 2 块74LS49 （或 74LS249） 1 块共阴型 LED 数码管 1 块导线 若干三、实验线路图四、实验内容（简单实验步骤、实验数据及波形用集成计数器 74LS90 分别组成 8421 码十进制和六进制计数器，然后连接成一个60 进制计数器（6 进制为高位、10 进制为低位）。其中 10 进制计数器用实验箱上的LED 译码显示电路显示（注意高低位顺序及最高位的处理），6 进制计数器由自行设计、安装的译码器、数码管电路显示，这样组成一个 60 进制的计数、译码、显示电路。用实验箱上的低频连续脉冲（调节频率为 1-2HZ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能为正确。五、实验结果分析1、简要说明数码管自动计数显示的情况：该计数器从 00 递增加 1，直到 59 后，又回到 00 状态。2、根据实验中的体会，说明综合测试较复杂中小规模数字集成电路的方法：分单元电路安装、调试。六、回答思考题1、共阴、共阳 LED 数码管应分别配用译中为 1 和译中为 0 输出方式的译码器。2、数码管驱动电路中的电阻值是根据额定工作电流来确定的。如果 60 进制计数器采用高位接 10 进制、低位接 6 进制的方式，计数顺序为：低位按 6 进制计数，所以 00 递增到 05 后，下一个状态为 10，再递增到 15，下一个状态为 20，以此类推，直到 95 后，回 00 状态。介绍振荡器的原理及实现方法。实验九 利用 TTL 集成逻辑门构成脉冲电路一、实验目的1、掌握用集成门构成多谐振荡器和单稳电路的基本工作原理。2、了解电路参数变化对振荡器波形的影响。3、了解电路参数变化对单稳电路输出脉冲宽度的影响。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、双踪示波器 XJ4328/XJ4318 1 台4、元器件： 74LS00 1 块、1.2K 电位器 1 只、电阻、电容、导线 若干三、实验内容1、多谐振荡器图 11-1 多谐振荡器2、环形振荡器图 11-2 环形振荡器将 74LS00 2 输入四与非门、电阻、电容等按图 11-1 接线。用示波器观察Vi1、V01、Vi2、V0 的波形。按时间对应关系记录下来，测出振荡器输出波形的周期。将 74LS00 2 输入四与非门、电阻、电容等按图 11-2 接线。经检查无误后方可接通电源。用示波器观察 Vi1、Vi2、V02、Vi3、V0 的波形，按时间对应关系记录下来。改变电位器的阻值，用示波器观察振荡周期的变化趋势，计算出该振荡器振荡频率的变化范围：fmin =33.4kHz fmax =434.8kHz3、积分型单稳电路按图 11-3 接线，用实验箱上的高频连续脉冲作为输入信号 Vi1 。用示波器观察，调整输入波形为一定脉冲宽度时，用示波器观察Vi1、V01、Vi2、V0 的波形，按时间对应关系记录下来，测出输出脉冲的宽度：tp1=0.7uS将图 11-3 再加一级非门输出，比较两种电路的输出波形有无不同，将电容改为0.01uF，再测量电路输出脉冲的宽度：tp2=2.1uS四、实验分析1、波形图2、将实验所得数据与理论计算值相比较，不一致的原因：测量误差；理论计算误差。3、总结归纳元件参数的改变对电路参数的影响：环形振荡器：电阻改变使周期相应变化；积分型单稳：电容改变使输出脉宽相应变化。实验十 555 时基电路一、实验目的1、熟悉 555 时基电路逻辑功能的测试方法。2、熟悉 555 时基电路的工作原理及其应用。二、实验仪器及设备1、数字逻辑实验箱 1 台2、万用表 1 只3、双踪示波器 XJ4328/XJ4318 1 台4、元器件： NE555 1 块、1.2K 电位器 1 只、电阻、电容、导线 若干三、实验线路四、实验内容1、555 时基电路逻辑功能测试（1）按图 12-1 接线，将 R 端接实验箱的逻辑电平开关，输出端 OUT 和放电管输出端 DIS 分别接 LED 电平显示，检查无误后，方可进行测试。（注：放电管导通时灯灭，放电管截止时灯亮）（2）按表 12-1 进行测试，改变 R W 1 和 R W 2 的阻值，观察状态是否改变。（3）按表 12-2 测试，将结果记录下来，用万用表测出 TH 和 TR 端的转换电压，为 3.3V 和 1.7V，与理论值 2/3 Vcc 和 1/3Vcc 比较，是一致的。（注：表中某步骤若状态未转换，转换电压一栏填 X）2、555 时基电路的应用用 555 时基电路设计一个多谐振荡器，频率为 1KHZ。用示波器观察得到的矩形波。五、实验结果分析（回答问题）总结 555 时基电路的逻辑功能：有两个触发端，分别为高触发置 0 和低触发置1，触发电平分别为 2/3 Vcc 和 1/3Vcc，可利用触发端来实现相应的 0、1 状态。回答思考题1、555 时基电路的 端分别采用高触发、低触发、低电平有效的触发方式。2、555 时基电路中，CO 端为基准电压控制端，当悬空时，触发电平分别为 2/3 Vcc 和 1/3Vcc；当接固定电平时，触发电平分别为 Vco 和 1/2Vco。3、若电路图 12-1 中电源电压采用+12V，则表 12-2 中数据相同，转换电压变为：4V 和 8V。此时输出 OUT 的高、低电平为 10V、0.3V。设计性实验部分实验一 熟悉实验系统-门电路逻辑功能验证一、实验目的通过本实验，使学员熟悉数字电路与逻辑设计实验需用的仪器设备和 EDA 软件。通过一个门电路功能验证实验掌握可编程逻辑器件 CPLD/FPGA 的设计流程。二、实验原理在 MAX+plusII 软件中利用门电路构建一个简单逻辑电路，并测试其功能。要求完成设计输入，编译与适配，功能仿真与时序分析，管脚的分配与定位，编程下载与硬件实现。使用实验箱中拨码开关输入模块输入高低电平，输出通过 LED 数码管显示。三、主要仪器及器材1.微机(配有 MAX+plusII 软件) 2.CPLD/FPGA 实验箱一台四、实验方法与步骤1.项目的设计输入使用原理图输入法根据 MAX+plusII 软件系统提供的元器件库及各种符号和连线画出原理图，形成原理图输入文件，也可采用其它输入方法完成该步骤。2.项目的编译与适配选择当前项目文件欲设计实现的实际芯片型号进行编译适配。3.项目的功能仿真与时序分析MAX+plusII 软件支持电路的功能仿真和时序仿真，用以检测电路的预期功能和技术指标。4.管脚的重新分配与定位根据设计者的习惯或电路的布局可以方便地对管脚进行编辑和再分配。5.器件的下载编程与硬件实现将所设计的电路写入可编程器件中，并根据管脚分配图在 CPLD/FPGA 实验箱上将相应的管脚与外围电路相连接。五、实验注意事项1.严格遵守实验室操作管理规程，爱护实验器材，实验结束后注意仪器归位，如发现仪器出现故障应及时报告。2.实验数据由老师检查并签字后方生效。六、实验结果处理观察实验结果，填写实验报告。实验报告要求：1.使用统一的标准实验报告册。2.绘制电路原理图（或 VHDL 源代码） ，对信号输入输出部分进行说明。3.打印仿真结果。4.将教师签字的实验结果附于实验报告册中。七、思考题1. 可编程逻辑器件 CPLD 和 FPGA 在功能、结构上有什么不同？2.编译器和适配器的作用是什么？实验二 组合逻辑数字电路设计一、实验目的掌握组合逻辑电路的设计方法，巩固可编程逻辑器件的设计方法，通过电路的设计、仿真到硬件实现，提高自我运用知识的能力，进一步深入掌握组合逻辑电路的相关知识。二、实验原理以下设计题目，可酌情选作其中的部分内容，学员也可自选题目，经实验老师同意后进行操作。1.交通管理灯报警系统十字路口的交通管理灯分红、黄、绿三种，它们之间应符合以下逻辑关系：红、黄、绿三种灯单独工作或黄、绿灯同时通电均为正常状态，否则为不正常状态应报警、发出报警信号。请设计一个报警电路满足上述要求。2.火灾报警系统如果我们要在某些单位安装检疫的火灾报警系统，当有人按下呼叫按钮时，消防队值班室与该单位相应的灯就亮。但是由于各单位的情况不同，相互之间有个优先顺序。设 A、B、C、D 四个单位，当 A 号单位的按钮按下时，无论其它单位的按钮是否按下，值班室中只有 A 号单位指示灯亮；当 A 号单位的按钮没有按下而 B 号单位的按钮按下时，无论 C、D 号单位的按钮是否按下，值班室中只有 B 号单位指示灯亮；当A、B 号单位的按钮没有按下而 C 号单位的按钮按下时，无论 D 号单位的按钮是否按下，值班室中只有 C 号单位指示灯亮；只有在 A、B、C 号单位的按钮均未按下而 D 号单位的按钮按下时，值班室中 D 号单位指示灯才亮。同时无论哪个单位呼叫灯亮，电铃都能响，以发出呼叫声。设计一个逻辑电路满足上述要求。3.码制转换器在二十进制编码中，是用四位二进制代码表示一位十进制数 09 这十个状态的。按不同的排列，可以组成多种的编码。各种编码都有其各自的特点，适用于不同应用场合，因此往往需要码制之间的转换。表 1 列出了三种常用的码。（1）设计一个电路实现 8421 码转换成余三码。（2）设计一个电路实现 8421 码转换成循环码。表 1 三种常用的码。8421 余三码 循环码01234567890000000100100011010001010110011110001001001101000101011001111000100110101011110000000001001100100110011101010100110011014.数值比较器在一些数字系统中，经常需要比较两个数字的大小或是否相等，完成这一功能的逻辑电路通称为数值比较器。请在设计一位比较器的基础上完成多位数值比较器。一位比较器的状态表及电路图如下所示。表二 一位比较器状态表A B BAYBABAY0 0 1 0 10 1 0 1 11 0 1 1 01 1 1 0 1图 1 一位比较器电路图5.四人表决电路用标准的 MSI 产品设计组合逻辑电路，可以缩小体积，减少连线，提高可靠性。试用 74LS151 芯片设计一个四人无弃权表决电路，逻辑上要求三人以上同意才通过。74LS151 芯片的外引脚排列图如图 2 所示。其中 C、B、A 为三位地址码，S 为低电平选通输入端，D 0 D7为数据输入端，输出 Y 为原码输出端，W 为反码输出端。图 2 74LS151 外引脚排列图6.血型关系检测电路人类有四种血型：A、AB、B 和 O 型。输血时，输血者和受血者必须符合表 3 的血型相容规定，即 O 型血可以输给任何血型的人，但 O 型血的人只能接受 O 型血；AB 型血的人只能输给 AB 型血的人，但 AB 型血的人能接受所有血型的血；A 型血可以输给A 型及 AB 型血的人，而 A 型血的人能接受 A 型血及 O 型血；B 型血可以输给 B 型及 AB型血的人，而 B 型血的人能接受 B 型血及 O 型血。表中便是两者血型相容。试设计一电路，判断输血和受血者是否符合规定。如符合，输出为 1，否则输出为 0。表 3 血型相容规则受血输血 A B AB OA B AB O 7.数码转换电路的设计有一测试系统的测试结果是以二进制数码表示，数的范围为 013，要求用两个七段数码管显示十进制数，试设计将二进制数码转换成 2 位 8421 码的电路。8.奇偶校验电路的设计用一个 3-8 译码器和最少的门电路设计一个奇偶校验电路，要求当输入的四个变量总有偶数 1 时输出为 1，否则为 0。9.设计一个保险箱的数字防盗锁，该所有规定的 4 位代码 A、B、C、D 的输入端和一个开箱钥匙孔信号 E 的输入端，锁的代码由实验者自编（例如 10
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号