[工学]西南科技大学微机原理2cpu2

第二章 微处理器与系统结构,2.1 微处理器的性能指标2.2 8086微处理器的功能结构 2.2.1 8086微处理器的内部结构 2.2.2 8086微处理器的寄存器结构 2.2.3 8086微处理器的引脚特性 2.2.4 8086微处理器的总线特性 2.2.5 8086与8088微处理器的比较 2.2.6 8086微处理器的工作模式2.3 8086的总线操作及时序,1、段寄存器（4个）CS：16位的代码段寄存器，管理程序段DS：16位的数据段寄存器，管理数据段。ES：16位的扩展段（附加段）寄存器， 管理扩展段。SS：16位的堆栈段寄存器，管理堆栈段。,2.2.1 8086微处理器总线接口部件 BIU,2.2 8086微处理器结构,2、16位的指令指针寄存器IPIP中的内容是下一条指令对现行代码段基地址的偏移量，与段寄存器CS的内容相加，形成取指令的物理地址。,3、20位地址加法器10H段地址+偏移地址=物理地址例：若DS=1000H，SI=501A，则： 1 0 0 0 0 + 5 0 1 A 1 5 0 1 A 该物理地址为1501AH。,2.2 8086微处理器结构-BIU,物理地址的计算,8086微处理器的地址采用分段管理模式,20条地址线，直接寻址能力达到1M（220），1M字节的地址范围为:00000HFFFFFH； 8086内部寄存器仅16位，寻址范围只能达到64K（216），即0000HFFFFH； 8086将存储器分段，每个段的大小可以在64K范围内任意选择，段内地址就可以用16位表示； 对段的起始地址有所限制，段不能起始于任意地址，而必须从任一小段的首地址开始。,20位的地址信息，只有16位的寄存器，如何装入？,在1M字节的存储器中，每一个存储单元都有一个唯一的20位地址，称为存储单元的物理地址。 CPU访问存储器时，必须先确定所要访问的存储单元的物理地址才能存取该单元中的内容。,物理地址的计算,段地址指每一段的起始地址，由于它必须是小段的首地址，所以段的起始地址的低四位一定是0000，因此只需取高16位。 存储单元的20位物理地址是由16位段地址和16位偏移地址组成的。,例如：CS=2000HIP=2200H则：,20000H+2200H22200H,物理地址的计算,16位偏移地址,20位的物理地址,物理地址=段地址*16D+偏移地址,如： 某个数据存放在DS=8569H，DI=3721H的数据段的存储单元中，此存储单元的物理地址为：,物理地址的计算,物理地址=段地址*10H+偏移地址,85690H+3721H = 88DB1H,一般情况下，各段在存储器中的分配是由操作系统负责的。每个段可以独立地占用64K存储区，各段也允许重叠（即大小也可据实分配）。,段分配方式之一,物理地址的计算,段地址和偏移地址为 1000：117A的存储单元的物理地址是什么？ 而1109：00EA或1025：0F2A的存储单元的物理地址又是什么？ 以上说明了什么问题？,物理地址的计算,4、6字节的指令队列指令队列共六字节，总线接口部件BIU从内存取指令，取来的总是放在指令队列中执行部件EU从指令队列取指令，并执行,8086执行转移指令时，指令队列怎样变化？微处理器分为EU和BIU,它们怎样协调工作?,2.2 8086微处理器结构-BIU,8086微处理器是一个双列直插式器件，它有40个引脚。,2.2.3 8086CPU的引脚特性,学习外部特性，除了要了解芯片的引脚信号，更应该关注以下几个方面的问题： 引脚的功能 信号的流向 有效电平 三态能力,2.2.3 8086CPU的引脚特性,AD15AD0（第2-16，39脚）地址/数据线：分时复用，双向，三态。T1状态：AD15AD0为地址信号,输出；T2、T3、TW、T4状态：数据信号，双向；CPU工作于存储器直接存取（DMA）时，AD15AD0为高阻状态；工作过程： 8086CPU首先经AD15AD0引脚发出地址信息，经锁存器锁存，然后再根据指令功能在AD15AD0上传送读/写数据。,2.2.3 8086CPU的引脚特性,A19/S6A16/S3（35-38脚）地址/状态信号，输出，三态 8086CPU首先发出地址信息锁存，然后读入状态信息S3S6S3、S4指示当前使用的寄存器S4S3=00, 使用ES； S4S3=01, 使用SSS4S3=10, 使用CS； S4S3=11, 使用DSS5指示中断允许标志IF的状态，S6始终为低电平当8086CPU工作于DMA时，处于浮空的高阻状态,2.2.3 8086CPU的引脚特性,数据/地址线为什么可以使用相同引脚？使用时必须依靠哪些技术？,课堂提问1,【答】 （1）时间分隔技术 （2）地址锁存技术,写信号,存储器/IO控制信号为1，选中存储器为0，选中IO接口,数据总线收发器状态为1,发送为0,接收,数据允许信号,地址允许信号,准备好信号:表示内存或I/O设备准备好，可以进行数据传输。,存储器奇库片选,读信号,WR（29脚）：写控制，输出，三态、 WR=0有效CPU正在对内存或I/O设备进行写操作。RD（32脚）：读控制，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据。M/IO（28脚）： I/O或存储器访问，输出、三态该引脚输出高电平时，M/IO=1，对存储器访问；该引脚输出低电平时，M/IO=0，对I/O口访问。,2.2.3 8086CPU的引脚特性,ALE（25脚）：地址锁存允许信号，输出、三态、高电平有效。ALE引脚有效时，表示复用引脚：AD7 AD0和A19/S6 A16/S3正在传送地址信息。由于地址信息在这些复用引脚上出现的时间很短暂，可以利用ALE引脚将地址锁存起来。,2.2.3 8086CPU的引脚特性,DEN（26脚）：数据允许信号，输出，三态，低电平有效。有效时，表示当前数据总线上正在传送数据， 可利用他来控制对数据总线的驱动 DT/ R（27脚）：数据发送/接收，输出、三态该信号表明当前总线上数据的流向DT/R=0，低电平时数据输入CPU（接收）DT/R=1,高电平时数据自CPU输出（发送）,2.2.3 8086CPU的引脚特性,READY （22脚）：存储器或I/O口准备就绪，输入、高电平有效总线操作周期中，CPU会测试该引脚。 如果测到高有效，CPU直接进入下一步； 如果测到低无效，CPU将插入等待周期。等待周期中仍然要监测READY信号，确定是否继续插入等待周期。,2.2.3 8086CPU的引脚特性,在 8086CPU的最小工作模式下，当CPU执行读写操作时，要利用哪些信号？,课堂提问2,【答】 当CPU访问存储器时, 要利用ALE(地址锁存允许信号输出)， (数据允许控制)， (数据收发状态)， (存储器/输入输出控制信号输出)， （读信号输出），READY(准备就绪)， (存储器奇库片选信号)。,非屏蔽中断,可屏蔽中断,最小最大模式控制为1,最小模式为0,最大模式,总线保持请求信号,总线保持响应信号,中断响应信号,测试信号:执行WAIT指令，CPU处于空转等待; TEST有效时,结束等待状态。,复位信号,时钟脉冲,NMI（Non-Maskable Interrupt）（17脚）不可屏蔽中断请求，输入，上升沿有效，不能用软件来屏蔽，所以优先级别高于INTR（可屏蔽中断）。,INTR（Interrupt Request） （18脚）可屏蔽中断请求，输入、高电平有效。有效时，表示请求设备向CPU申请可屏蔽中断。该中断请求是否响应受控于IF（中断允许标志）、可以被屏蔽掉。,2.2.3 8086CPU的引脚特性,INTA（Interrupt Acknowledge） （24脚）可屏蔽中断响应，输出、低电平有效。有效时，表示来自INTR引脚的中断请求已被CPU响应,CPU进入中断响应周期。,CLK（19脚）：时钟输入信号，它提供了处理器和总线控制器的定时操作。8088的标准时钟频率为5MHz；8086的标准时钟频率为8MHz。,2.2.3 8086CPU的引脚特性,HOLD (31脚): 总线请求，输入、高电平有效有效时，表示总线请求设备向CPU申请占有总线；该信号从有效回到无效时，表示总线请求设备对总线 的使用已经结束，通知CPU收回对总线的控制权。HLDA（30脚) ： 总线响应，输出、高电平有效有效表示CPU已响应总线请求并已将总线释放；此时CPU的地址总线、数据总线及具有三态输出能力 的控制总线将全面呈现高阻，使总线请求设备可以 顺利接管总线；待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权。,2.2.3 8086CPU的引脚特性,8086与8088CPU的区别：外部数据总线位数上的差别；8086有16位数据线，与地址线A0-A15兼用；8088有8位数据线，与地址线A0-A7兼用；但8088内部数据总线宽度仍是16位的，称伪16位CPU。指令队列容量上的差别；8086CPU指令队列可容纳6 字节，在一个总线周期中，可从存储器取出2个字节的,2.2.3 8086CPU的引脚特性,指令代码填入指令队列中；而8088只能容纳4个字节，一次只能取回1个字节的指令代码。引脚特性上的差别；8086与8088引脚28的信号相反 (M/IO,IO/M)；引脚34的名称和功能与8086稍有不同。,2.2.3 8086CPU的引脚特性,8086CPU的形成三大总线时，为什么要对地址线进行锁存