第7章 数字电路基础与逻辑门电路 - 2012《电路与电子技术第二版》李晓明,高等教育出版社（太原理工大学）

第7章数字电路基础与逻辑门电路,第7章 数字电路基础与逻辑门电路,7.2 分立元器件门电路,7.3 集成门电路,7.4 组合逻辑电路的分析与设计,7.1 数字电路基础,7.5 典型组合逻辑电路及其应用,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,3. 会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。,5. 学会数字集成电路的使用方法。,本章要求：,2. 会用逻辑代数的基本运算法则化简逻辑函数。,第7章 数字电路基础与逻辑门电路,1.电子电路中的信号,时间上连续变化的,时间和幅度都是跳变的,特点：注重电路的输入、 输出大小相位关系,特点：注重电路的输入、输出的逻辑关系,7.1 数字电路基础,2. 脉冲信号的波形及参数,脉冲是一种跃变信号,并且持续时间短暂,实际矩形波的特征,脉冲幅度信号变化的最大值,脉冲上升沿,脉冲下降沿,脉冲宽度,正脉冲,负脉冲,脉冲信号变化后的电平值比初始电平值高,脉冲信号变化后的电平值比初始电平值低,3.脉冲信号的逻辑状态,高电平 用1 表示,低电平 用0 表示,7.1.1 数制与编码,1. 几种常用的数制及其转换,(1) 二进制,权,如：,(2)八进制,(3)十六进制,十六进制记数码：,1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15),(4E6)16=,4162+14 161+6 160,=(1254)10,二进制与十进制间的转换,如何来确定,(4) 数制间的转换,确定 的方法,对于十进制的整数：除2取余法,除2取余逆排列,对于十进制的纯小数：乘2取整法,两边乘二，整数部分为第-1位a-1,小数两边乘二，整数部分第-2位a-2,将0.625转换为二进制的数。,乘2取整顺排列,请思考：,如何转换？,任意1位八进制数可以转换为3位二进制数，任意1位十六进制数可以转换为4位二进制数, 十六进制与二进制之间的转换,(1011001.01)2=,=(023+122+021+120) 161,=(59.4)16,以小数点为界，分别向两边每4位二进制数对应1位十六进制数，两头不足4位补0。,(01011001.0100)2,+(123+022+021+120) 160,+(023+122+021+020) 16-1 10,即: (1011001.01)2=(59.4)16,从末位开始4位一组,(1001110010110100 1000)2=,(1001 1100 1011 0100 1000)2 =,(9CB48)16,从末位开始 3位一组, 八进制与二进制之间的转换：,例：(10 011 100 101 101 001 000)2=,(10 011 100 101 101 001 000)2 =,(2345510)8,2. 编码,用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。,用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。,数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。,二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。,2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其他位相同。,用4位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421 BCD码。,7.1.2 逻辑代数基础,1. 逻辑代数基本运算,在数字电路中，研究的是电路的输入、输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。,与、或、非是3种基本的逻辑运算关系，任何其它的逻辑关系都可以以他们为基础表示。,在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0 和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1 表示高电位）、开关的开合等。,(1) 与运算,A、B、C都具备时，事件F才发生。,逻辑电路符号,F=ABC,逻辑式,真值表,(2)或运算,A、B、C只有一个具备时，事件F 就发生。,逻辑电路符号,F=A+B+C,逻辑式,真值表,(3) 非运算,A具备时 ，事件F不发生；A不具备时，事件F 发生。,逻辑电路符号,逻辑式:,真值表,2. 逻辑代数的运算法则和基本定理,从3种基本的逻辑关系，可以得到以下逻辑运算的基本公式：,0 0=0 1=1 0=0,1 1=1,0+0=0,0+1=1+0=1+1=1,(1) 运算法则, 基本运算法则,A+0=A A+1=1 A 0 =0 A=0 A 1=A, 基本代数规律,交换律,结合律,分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A (B C)=(A B) C,A(B+C)=A B+A C,A+B C=(A+B)(A+C), 吸收规则,原变量的吸收：,A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,反变量的吸收：,证明：,例如：,.混合变量的吸收：,证明：,例如：,反演律：,可以用列真值表的方法证明：,(2) 基本定理, 反演定理,将逻辑函数F表达式中所有的“.”换成“+”，所有的“+”换成“.”， “1”换成“0”， “0”换成“1”，原变量换成反变量，反变量换成变量，所得到的函数反函数。,例如：求逻辑函数F=AB+CD的反函数,根据反演定理：, 代入定理,将逻辑函数式中某个相同的变量用同一个函数替代，则逻辑函数仍然成立。, 对偶定理,将逻辑函数F表达式中所有的“.”换成“+”，所有的“+”换成“.”， “1”换成“0”， “0”换成“1”，所得到的函数就是函数F的对偶式记为 。,7.1.3 逻辑函数的表达,1. 逻辑函数的常用表达式, 与或式, 与非与非式,或与式, 或非或非式, 与或非式,2. 最小项和最小项表达式（标准表达式）,(1) 真值表：将输入、输出的所有可能状态一一对应列出的表格。,n个变量可以有2n个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。,(2)最小项,若一个具有n变量的逻辑函数的与项包含了所有变量的原变量或反变量，则这一项称为最小项。,n个变量构成2n个最小项,(3) 最小项表达式,由最小项组成的与或表达式,比如：,若两个最小项只有一个变量以原、反区别，其他变量都相同，称它们逻辑相邻。,逻辑相邻的项可以合并，消去一个因子,(4 ) 卡诺图,将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就是n变量的卡诺图。,卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。,两变量卡诺图,三变量卡诺图,有时为了方便，用二进制对应的十进制表示单元编号。,四变量卡诺图,(5) 用卡诺图表示逻辑表达式,逻辑表达式中所含的最小项用1表示，不含的用0表示。,F( A , B , C )=( 1 , 2 , 4 , 7 ),1,2,4,7单元取1，其他取0,逻辑表达式还可用每个最小项对应的单元数表示,F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15),3.逻辑函数的化简,(1) 逻辑代数化简法,例：,反演,(2)卡诺图化简,消去互反变量A,AB,消去互反变量C,F=AB+BC,化简过程：,消去互反变量A,消去互反变量C,利用卡诺图化简的规则：,相临单元的个数是2n个，并组成矩形时， 可以合并。,消去互反变量 B和C,消去互反变量A,消去互反变量D,先找面积尽量大的组合进行化简，可以 减少每项的因子数。,各最小项可以重复使用。,所有的1都被圈过后，化简结束。,化简后的逻辑式是各化简项的逻辑和。,注意利用无关项，可以使结果大大简化。,F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15),先小圈,后大圈。圈要画大，圈要画少。,化简,已知真值表如下所示，用卡诺图化简。,化简时可以将无所谓状态当作1或0，目的是得到最简结果。,F=A,1. 二极管与门, 分析,7.2 分立元器件门电路,7.2.1 基本逻辑门电路,F=AB,逻辑表达式,逻辑符号, 真值表,F=A+B,2. 二极管或门, 分析, 真值表,逻辑表达式,逻辑符号,3 . 三极管非门（反相器）,逻辑表达式, 波形,7.2.2 复合逻辑门电路,与、或、非三种基本门的逻辑组合，构成常见的复合门。,与非：条件A、B、C都具备，则F 不发生。,或非：条件A、B、C任一具备，则F不 发生。,异或：条件A、B有一个具备，另一个不具备则F 发生。,同或：条件A、B有两个同时具备相同状态，F 发生。,1 . TTL的基本与非门的基本原理,与分立元器件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已被广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路。,7.3.1 TTL集成门电路,7.3 集成门电路,TTL与非门的内部结构,(1) 任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,1V,uO=5-uR2-uBE3-uBE43.4V高电平！,(2)输入全为高电平（3.4V）时,电位被钳在2.1V,全反偏,1V,全反偏,uF=0.3V,此电路,(2)输入全为高电平（3.4V）时,AB段(截止区)uI 0.6V T2放大T5截止, uO,转折电压(阈值电压、门槛电压) UT =1.4V,输出高电平： UOH =3.4V；,输出最小高电平：UOH(min) =2.4V；,输出低电平： UOL =0.3V；,输出最大低电平： UOL(max) =0.4V；,CD段(转折区) uI 1.3V T2T5导通, uo T3 T4截止,DE段(饱和区) uI 1.4V T2T5饱和, uO=0.3V,0.8V,2.0V,UOFF,UON,(2) 输入端噪声容限抗干扰能力,关门电平： UOFF,最大输入低电平 UIL(max),UOFF = UIL(max) =0.8V；,UIUOFF，则UO 2.4V, T5管截止称“关门”,开门电平： UON,最小输入高电平 UIH(min),UON = UIH(min) =2V；,UIUON，则UO 0.4V, T5管饱和称“开门”,UOFF愈大、 UON愈小，抗干扰能力愈强。,抗干扰能力噪声容限,低电平噪声容限：UNL,UNL =UOFF UIL =UOFFUOL(max) =0.8 0.4=0.4V,高电平噪声容限：UNH,UNH =UIH UON =UOH(min)UON =2.4 2=0.4V,转折电压(阈值电压、门槛电压) UT =1.4V,(3)负载能力,输入电流,最大输入低电平电流 IIL(max) =13mA,最大输入高电平电流 IIH(max) =几十微安(40A),输出电流,最大输出低电平电流 (灌电流)灌电流大输出低电平升高IOL(max) N1 IIL(max),最大输出高电平电流 (拉电流)拉电流大输出高电平降低IOH(max) N2 IIH(max),负载能力扇出系数N,扇出系数N：输出能驱动同类门的最大数目,按灌电流负载计算：,按拉电流负载计算：,如：7400， IOL=16mA, IIL =1.6mA,如：7400， IOH=0.4mA, IIH =40A,标准系列TTL门的扇出系数一般是10,关于电流的技术参数,(4)输入端负载电阻,输入端接负载电阻RP,相当于接入输入电平,TTL门输入端悬空相当于接高电平。,(5)平均传输延迟时间 tpd,tpd1,tpd2,输入波形ui,输出波形uO,TTL的 tpd 约在 10ns 40ns，此值愈小愈好。,3. TTL门电路的系列介绍,TTL门电路分为两种系列：54系列和74系列,54/74： 标准系列54/74H： 高速系列54/74L： 低功耗系列 54/74S： 肖特基系列 54/74LS： 低功耗肖特基系列 54/74AS： 先进肖特基系列54/74ALS： 先进低功耗肖特基系列,54系列（军品）：工作的环境温度为55 +125, 电源电压工作范围为(110)5V.,74系列（民品）：工作的环境温度为0 70, 电源电压工作范围为(15)5V.,低功耗：电路电阻大,肖特基：抗饱和晶体管,不同系列TTL门电路的性能比较,理想的门电路应该工作速度既快，功耗又小。（矛盾）,用传输延迟时间和平均功耗的乘积(dp积)才能全面评价门电路的性能的优劣。,四2输入与非门 型号：7400 74H00 74L00 74S00 74LS00 74AS00 74ASL00,地GND,外形,电源VCC（+5V）,4.TTL门电路芯片简介,常用TTL逻辑门电路,5. TTL门电路的使用注意事项,(1)电源电压及干扰的清除,54系列（军品）:电源电压 (110)5V.,74系列（民品）:电源电压 (15)5V.,为防止干扰电源输入端接入的10F100F电容器进行滤波.,(2)闲置输入端的处理,(3) 输出端的几种错误连接,输出端长久接地,输出端直接接UCC,输出端并联,这些 错误连接都会烧坏电路内部的三极管。,1. 电路结构,7.3.2 集电极开路的与非门 (OC门),EP上拉电源RP 上拉电阻,2. OC门的应用,(1)实现“线与”逻辑,0,0,1,（2）实现逻辑电平的转换,0.4V,7.3.3 三态输出门（TS门）,1. 电路结构,截止,截止,饱和,0,控制端（使能端）E/D= 0 时，使能,导通,饱和,倒置,1,控制端（使能端）E/D= 1 时，禁止(高阻状态),当控制端为高电平1时，输出 F处于开路状态，也称为高阻状态。, 1 高阻,0 0 0 1,0 1 0 1,1 0 0 1,1 1 0 0,表示任意态,2 三态输出“与非”门,3. 三态门应用：,（1）单向总线,D,（2）双向总线,分析图示标准TTL系列各门的输出电平为何值?,0.4V ,0态,2.4V ,1态,3.6V ,1态,3.6V ,1态,0.3V ,0态,3.6V ,1态,3.6V ,1态,0.3V ,0态,0.3V ,0态,7.3.4 CMOS逻辑门,1. MOS管的模型和符号图, NMOS管, PMOS管,Ugs 0,T导通(on), Rds 10(小电阻),Ugs 0,T截止(off), Rds 106(大电阻),Ugs 0,T导通(on), Rds 10(小电阻),Ugs 0,T截止(off), Rds 106(大电阻),T,T,2. CMOS反相器,(1) 工作原理,CMOS 管,负载管,驱动管,(互补对称管),A=1时，T1导通(on) ， T2截止(off) ，F=0,A= 0时，T1截止(off)， T2导通(on) ，F= 1,3. CMOS传输门（TG门）,电路,工作原理,设开启电压：,可见uI在010V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通） uI可传输到输出端，即uO= uI，所以COMS传输门可以传输模拟信号，也称为双向模拟开关。,（07V）,导通,（310V）,导通,控制端EN和EN-L是一对互反信号,相当于开关断开， uI不能传输到输出端。,传输门的符号,TG,uI,uO,EN,EN-L,逻辑符号,开关电路,A,B,4. CMOS逻辑门系列和参数介绍,CMOS4000系列：电压315V，功耗低，噪声容限大，扇出系数大，但工作频率低 (5MHz),74HC和74HCT 系列：电压26V，工作频率更高，输出驱动能力更强，已达到74LS的水平，74HCT与TTL 兼容。, 74VHC和74VHCT 系列：工作速度是CH和CHT系列的两倍。灌电流和拉电流能力相同。, 74FCT和74FCT-T 系列：具有非常高的速度和高的负载能力，新型器件已被广泛应用。,(1) 系列介绍,(2)参数介绍,逻辑电平,噪声容限,逻辑电平与环境温度、输出电压、输出负载及制作工艺有关,在纯CMOS应用中,UOHmin = (UDD 0.1)V = 4.4V,UIHmin = 70UDD = 3.15V,UILmax = 30UDD = 1.355V,UOLmax = 地线电平+0.1V = 0.1V,电源电压取最坏情况4.5V,UNH = UOHmin UIHmin = (4.4 3.15)V = 1.25V,UNL = UILmax UOLmax = (1.35 0.1)V = 1.25V,CMOS门电路的输入电流非常小， IIH和IIL都只有1A,噪声容限大，抗干扰能力强,微功耗,转折电压(阈值电压) UT = UDD / 2,(1) 微功耗（每门5W, TTL每门10mW),(3) 抗干扰能力强 UNH=UNL=1.25V,(5) 扇出系数大 N50,(2) 电源电压取值范围大 ( 3 18V ),(1) 闲置输入端不允许悬空,(2) 与门和与非门的闲置输入端接正电源或高电平,(4)闲置输入端不宜与使用输入端并联，这样使Cin增大速度降低,5. CMOS逻辑门的特点,(4) 工作速度高 VCH和VCHT的速度接近TTL,(6) 集成度高 用于大规模和超大规模集成电路,6. CMOS门不使用输出端的处理,(3) 或门和或非门的闲置输入端接地或低电平,7.4 组合逻辑电路的分析与设计,逻辑电路,组合逻辑电路,时序逻辑电路,当时的输出仅取决于当时的输入,除与当时输入有关外还与原状态有关,7.4.1组合逻辑电路分析,由给定的逻辑图写出逻辑关系表达式并化简。,分析步骤：, 用逻辑表达式建立真值表。,由真值表，判断逻辑电路的功能,电路 结构,输出输入之间的逻辑关系,分析下图的逻辑功能。,真值表,相同为 1不同为 0,同或门,分析下图的逻辑功能。,真值表,相同为 0不同为 1,异或门,分析下图的逻辑功能。,真值表,逻辑功能:,当M为0时，F与B的状态相同,当M为1时，F与A的状态相同,逻辑功能为一个选通电路,0,1,被封锁,1,1,1,0,被封锁,1,7.4.2 组合逻辑电路的设计,任务要求,最简单的逻辑电路,指定实际问题的逻辑含义。,设计步骤：,根据表达画逻辑图,根据真值表写出表达式，并化简。,列出真值表。,设计三人表决电路（A 、B 、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,首先指明逻辑符号取0、1的含义。 三个按键A、B、C按下时为1，不按时为0。输出是F，多数赞成时是1，否则是0。,根据题意列出逻辑真值表。,真值表,列出逻辑表达式并进行化简。,对逻辑表达式进行化简,根据逻辑表达式画出逻辑图。,若用与非门实现,设有甲、乙、丙三台电动机，它们运转时必须满足这样的条件，即任何时间必须而且仅有一台电动机运行。如不满足条件，就输出报警信号。试设计此报警电路。,首先指明逻辑符号取0、1的含义。 用A、B、C三个变量表示甲、乙、丙三台电动机的运行状态.运转时为1，不运转时为0。报警输出是F，正常运转是0，报警是1。,根据题意列出逻辑真值表。,真值表,列出逻辑表达式并进行化简：,根据逻辑表达式画出逻辑图。,1,A,7.4.3 组合逻辑电路设计中的几个实际问题,（1）组合逻辑电路的规模组合逻辑电路的设计过程是针对小规模集成电路而言，中规模集成电路的设计可不必化简。,（2）输入引脚数的限制对于集成电路，当器件型号选定后，它的输入引脚就确定下来。在逻辑电路化简时，要本着集成电路最少、集成电路的种类最少的原则。,（3）输出能力不够当负载太大，输出能力不够时，要增加缓冲器或驱动能力大的门电路。,7.5 典型组合逻辑电路及其应用,1 1 0 1,举例：A=1101, B=1001, 计算A+B,1 0 0 1,1. 1位加法器,7.5.1 加法器,加法运算的基本规则：,逢二进一。,最低位是两个数最低位的叠加，不需考虑进位。,其余各位都是三个数相加，包括加数、被、加数和低位来的进位。,任何位相加都产生两个结果：本位和、向高位的进位。,（1）半加器,半加运算不考虑从低位来的进位,A-加数；B-被加数；S-本位和；C-进位。,真值表,真值表,逻辑图,逻辑符号,（2）全加器,A加数；B被加数；CI低位的进位；S本位和；CO进位,逻辑符号,应用举例：用一片74LS183构成2位串行进位全加器。,串行进位,2. 多位加法器,其他组件：,74H83-4位串行进位全加器。,74283-4位超前进位全加器。,7.5.2 编码器,所谓编码就是赋予选定的二进制代码以固定的含义。,n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。,1. 二进制编码器,将一系列信号状态编制成二进制代码。,用与非门组成3位二进制编码器,-8线3线编码器,8个输入端为I1I8，8种状态，与之对应的输出设为F1、F2、F3，共3位二进制数。,设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。,真值表,8线-3线编码器逻辑图,2. 二-十进制编码器,将10个状态（对应于十进制的10个代码）编制成BCD码。,10个输入,4位,输入：I0 I9。,输出：F4 F1,列出状态表如下：,真值表,逻辑图略,7.5.3 译码器,译码是将表示确定信号的代码“翻译”成电路的某种状态。,1.变量译码器,将n种输入的组合译成2n种电路状态。也称为n-2n线译码器。,译码器的输入：,一组二进制代码,译码器的输出：,一组高低电平信号,3位二进制译码器,输入：3位二进制代码,输出：对应与输入的每一个代码只有一个为1,2线-4线译码器74LS139的内部线路,74