数字滤波器FIR的仿真与实现

题目数字滤波器FIR的仿真与实现学生姓名李超学号1213024114所在学院物理与电信工程学院专业班级通信1204班指导教师魏瑞完成地点博远楼C11032016年06月05日毕业论文设计任务书院系物理与电信工程学院专业班级通信1204班学生姓名李超一、毕业论文设计题目数字滤波器FIR的仿真与实现二、毕业论文设计工作自2016年1月10日起至2016年6月15日止三、毕业论文设计进行地点物理与电信工程学院实验室四、毕业论文设计的内容要求数字滤波技术是数字信号分析、处理技术的重要分支。无论是信号的获取、传输，还是信号的处理和交换都离不开滤波技术，它对信号安全可靠和有效灵活地传输时至关重要的。在所有的电子系统中，数字滤波器的优劣直接决定产品的优劣。本次毕业设计要求1掌握数字滤波器的设计原理；2利用仿真软件设计数字滤波器，并硬件实现；3实现对混合信号的滤波；4对测试结果进行分析；5完成毕业论文。本次毕业设计进度安排1月10日3月1日查阅资料、完成英文资料翻译并掌握滤波器的设计原理。3月2日4月1日提交英文翻译、整理并提交开题报告。4月2日5月1日完成系统的软硬件设计并进行期中检查。5月2日5月30日对软硬件系统联调，准备验收，提交毕业设计论文初稿。6月1日6月15日修改毕业设计论文并提交论文终稿，毕业设计答辩。指导教师系教研室系教研室主任签名批准日期接受论文设计任务开始执行日期学生签名I数字滤波器FIR的仿真与实现李超（陕西理工学院物理与电信工程学院通信1204班，陕西汉中723003）指导教师魏瑞摘要本文主要对FIR数字滤波器的原理进行深入研究，应用MATLAB仿真软件中的FDATOOL工具设计一个25阶的FIR低通滤波器，导出低通滤波器的系数，再利用QUARTUS软件，VERILOG语言编写程序。程序设计完成后在QUARTUSII软件中应用MODELSIM模块实现功能仿真，最后将程序下载到FPGA核心板进行硬件测试，实现了数字滤波器对信号的滤波功能。测试结果表明，该系统测试稳定，滤波效果良好，具有很强的应用价值。关键词数字滤波MATLABFPGAFIR低通滤波器SIMULATIONANDIMPLEMENTATIONOFDIGITALFILTERFIRLICHAOGRADE2012,CLASS4,MAJOROFCOMMUNICATIONENGINEERING,SCHOOLOFPHYSICSANDTELECOMMUNICATIONENGINEERINGOFSHAANXIUNIVERSITYOFTECHNOLOGY,HANZHONG723003,SHAANXITUTORWEIRUIABSTRACTINTHISPAPER,THEPRINCIPLEOFFIRDIGITALFILTERISSTUDIEDA25ORDERFIRDIGITALLOWPASSFILTERISDESIGNEDBYTHEFDATOOLUNDERMATLABSIMULATIONENVIRONMENTTHELOWPASSFILTERCOEFFICIENTSAREDERIVEDBYTHEFDATOOLTHESOFTWAREDESIGNOFSYSTEMUSEVERILOGLANGUAGEUNDERQUARTUSIITHEFUNCTIONSIMULATIONISREALIZEDBYMODELSIMMODULEOFQUARTUSIIFINALLY,THESIMULATIONOFSOURCEPROGRAMISDOWNLOADEDINTOTHEFPGACOREBOARDTOHARDWARETESTTESTINGRESULTSSHOWTHATTHESYSTEMISSTABLE,THEFILTERINGEFFECTISGOOD,WHICHHASTHEGOODPRACTICALVALUEINAPPLICATIONKEYWORDDIGITALFILTERINGMATLABFPGAFIRLOWPASSFILTERII目录引言11数字滤波器的设计方案211设计方案212方案的比较与选择313总体设计思路42FIR数字滤波器工作原理521数字滤波器522FIR数字滤波器原理53FIR数字滤波器软件设计731MATLAB设计FIR数字滤波器7311滤波器的具体设计方法7312参数提取与量化932QUARTUSII软件仿真9321FPGA工作原理9322FPGA芯片结构933功能模块的实现10331编程语言VERILOGHDL10332模数转换与数模转换10333FIR功能模块1134FIR滤波器的顶层设计114FIR数字滤波器硬件设计1441FIR滤波器硬件结构1442主控模块1443配置数据存储器件1544AD转换模块1645DA转换模块1746硬件实物175系统测试1951软件仿真1952硬件测试1953FIR数字滤波器测试分析206结束语21致谢22参考文献23III附录A外文文献原文23附录B外文文献译文31附录C源程序38附录D硬件实物图41陕西理工学院毕业设计第1页共41页引言数字滤波技术是非常重要的技术，它在信号的分析和处理过程中都是不可缺少的部分。由于数字信号发展迅速，使得数字滤波技术得到进一步发展，也就产生了数字滤波器，数字滤波器是现代信号处理研究和发展不可或缺的因素，数字滤波器相对模拟滤波器而言具有精度高，灵活性大，可靠性好等优点1。数字滤波技术是数字信号分析和信号处理技术的重要分支。无论是信号的获取、传输，还是信号的处理和交换都离不开滤波技术，它对信号安全可靠且有效灵活地传输至关重要。在所有的信号滤波系统中，使用最多且最复杂的要算数字滤波器了。数字滤波器的优劣性直接决定产品的优劣。此外，由于数字信号的不断发展，它不仅能够处理数字信号，而且能够处理模拟信号。在处理模拟信号时，需要通过A/D转换模块和D/A转换模块的信号转换，在信号形式上进行匹配，也就达到了数字滤波器对传统模拟信号的滤波功能。在大多数信号处理过程中，处理的信号常常混有一些噪音，从接收到的信号中消除或减弱噪音就显得十分重要。在现代电子设备和各类自动控制系统中，数字滤波器FIR得到广泛应用。例如数字电视、通信、雷达、遥感、图像、生物医学以及许多工程应用领域。随着数字时代的到来，数字滤波技术已经发展成为一门极其重要的学科和技术领域。以往的滤波器大多采用模拟分立元件，但是，模拟电路技术存在很多难以解决的问题，例如，模拟电路元件对温度及其敏感等等2。而采用数字技术则可以解决很多的难题，当然数字滤波器FIR在其他方面也有很多突出的优点，这些都是模拟技术所不能达到的，所以采用数字滤波器FIR对信号进行处理是目前的主流发展方向。依靠仿真软件实现FIR数字滤波器与模拟滤波器或利用硬件设计实现的滤波器相比，具有灵活性强、可靠性高、稳定性好等突出特点，而且具有极低的成本，所以在许多数字信号处理领域有着及其广泛的应用，并且将逐步取代模拟滤波器3。本论文重点研究的是FIR低通数字滤波器的仿真与实现，具体内容分为五个部分第一部分研究方案，方案设计，方案选择，总体设计思路。第二部分对FIR数字滤波器的原理介绍。第三部分FIR数字滤波器硬件设计，包括FIR数字滤波器硬件结构及各功能模块。第四部分FIR数字滤波器软件设计，包括FIR数字滤波器系数获取及各功能模块的VERILOG硬件语言编程。第五部分FIR数字滤波器系统测试，包括MODELSIM软件仿真，硬件测试及结果分析。陕西理工学院毕业设计第2页共41页1数字滤波器的设计方案11设计方案数字滤波技术是非常重要的技术，它在信号的分析和处理过程中都是不可缺少的部分。由于数字信号发展迅速，使得数字滤波技术得到进一步发展，也就产生了数字滤波器，数字滤波器是现代信号处理研究和发展不可或缺的因素，数字滤波器相对模拟滤波器而言具有精度高，灵活性大，可靠性好等优点。数字滤波技术是数字信号分析和信号处理技术的重要分支。无论是信号的获取、传输，还是信号的处理和交换都离不开滤波技术，它对信号安全可靠且有效灵活地传输至关重要。基于以上提到的几点要求，现提出以下三种FIR数字滤波器的设计方案。设计方案一采用模拟分立元件，如电容、电感或晶体管等非线形元件等，搭建数字滤波器电路实现对混合信号的滤波功能。该方案设计电路简单易懂，操作简单，且价格便宜，其中放大器采用OPA2111。但采用分立元件分散性大，不便于集成数字化，而且测量误差大。方案一设计原理如图11所示。图11方案一设计原理设计方案二本方案主要是以DSP芯片（TMS320VC5402）为核心，首先研究FIR数字滤波器的基本理论及其实现方法。通过对FIR数字滤波器的结构、设计理论的研究，分析了如何利用MATLAB仿真软件来设计出符合毕业设计要求的FIR数字滤波器。并采用了相关的窗函数设计了低通数字滤波器，并得到了滤波器的相应系数，为利用DSP芯片实现数字滤波做好了一些前期的准备工作。研究TMS320VC5402器件的结构和工作原理，根据该数字信号处理器的特点，设计合适的系统框架，并设计数字滤波器的各个模块电路，合理的处理DAC模数转换和ADC数模转换芯片与DSP芯片的连接方式。为实现数字滤波器系统提供一个稳定的硬件平台。采用DSP芯片的设计原理框图如图12所示。陕西理工学院毕业设计第3页共41页图12采用DSP芯片的设计原理框图设计方案三本方案采用FPGA芯片为核心，研究数字滤波器的基本理论，以及数字滤波器的实现方法。利用MATLAB软件中的FDATOOL工具设计数字滤波器，设置FIR数字滤波器的参数最终得到数字滤波器的系数。利用QUARTUSII仿真软件的硬件描述语言VERILOG语言进行数字滤波器的编程设计，在QUARTUSII软件调用MODELSIM模块进行功能仿真，实现对混合信号滤波。将经过MODELSIM仿真成功后VERILOG程序代码下载至FPGA核心板进行硬件测试，实现相应的滤波功能。但应注意到，FIR数字滤波器接收的是数字信号，因此前端信号进入FPGA之前，需进行ADC采样。相应的，经FPGA滤波后要对其进行DAC转换才能接频谱仪进行分析比较，采用FPGA芯片的设计原理框图如图13所示。图13FPGA芯片的设计原理框图12方案的比较与选择三种方案比较方案一实现数字滤波器电路简单易懂，易于实现且价格便宜，但分立元件分散性比较大，不便于集成数字化，测量误差大。方案二实现数字滤波器相比于方案一而言节约成本且实现效果好，但这种方法的应用前景不广阔。方案三相对于前两种方案而言，基于FPGA实现数字TMS320VC5402时钟电源FLASHSRAMJTAGADCDACFPGAADCDACJTAG外部时钟电源FIR滤波器陕西理工学院毕业设计第4页共41页滤波器，利用FPGA芯片的高效性，算法的快速处理能力，设计高效能的数字滤波器，使信号的滤波效果达到最佳。具有更高的性价比，更大的市场。结合自己的实际应用情况，我选择方案三利用MATLAB仿真软件与QUARTUSII硬件描述语言VERILOG及其FPGA芯片软硬结合的方式实现数字滤波器FIR的设计。基于FPGA的FIR数字低通滤波器的设计及实现，其主要工作如下1以FIR数字滤波器的基本理论为依据，应用仿真软件在MATLAB上通过等窗函数法设计低通滤波器，经过获取和量化得出滤波系数，2在FPGA的设计中，采用了层次化、模块化、自顶向下的设计思想，将整个滤波器划分为多个功能模块，利用VERILOG硬件语言设计技术进行了各个功能模块的设计，并调用QUARTUSII仿真软件中的MODELSIM模块进行了功能仿真。完成了FIR数字滤波器的系统设计。3最后将功能仿真成功后的VERILOG语言程序下载到FPGA核心板进行硬件测试，验证FIR数字滤波器对语音信号的滤波功能。13总体设计思路首先，研究数字滤波器的设计原理，应用仿真软件进行程序的设计，选择适合本次毕业设计课题的软件仿真与硬件实现方法，其次，进行程序编写，软件仿真和硬件测试。最后，进行错误的优化、修正，完成毕业设计课题的要求。FIR数字滤波器的总体设计思路如图14所示。图14FIR数字滤波器的总体设计思路陕西理工学院毕业设计第5页共41页2FIR数字滤波器工作原理数字滤波器在数字信号处理中属于数字信号预处理的部分，因而起着基础性的作用，数字滤波器包括IIR和FIR数字滤波器。数字滤波器具有精度高、稳定性好、灵活性强、不要求阻抗匹配，易于修改等特点4。下面将首先介绍一下数字滤波器，然后重点讨论FIR数字滤波器的设计原理。21数字滤波器一个简易的数字滤波系统如图21所示。图中，XT为系统输入的模拟信号，经过A/D转换模块后变为一个有着合理顺序的数字信号序列XN。然后将经过处理的数字信号序列XN通过数字信号滤波系统HZ最终得到数字滤波器输出的数字信号序列YN。其中HZ为该数字信号滤波系统的单位脉冲响应HN的Z变换，即ZNNHNHZ）（）（21）如果HN为无限长序列，则得到的数字滤波器为FIR数字滤波器，又称递归滤波器；反之，HN为有限长序列，则得到的数字滤波器为IIR滤波器，也称非递归滤波器。一个线形的时不变因果系统的滤波器可用下面公式表示ZNNNH10NHZ）（）（22其中N为HN的长度，即滤波器的长度。滤波器的阶数为N1。XTXNYN图21数字滤波系统22FIR数字滤波器原理由于线性相位FIR滤波器有着广泛应用，本文将首先讨论一下如何实现线性相位FIR滤波器。由式（22）将EJWZ代入，得到EEJW10NJWHNNNH）（）（23）EJWH为复数，因此可以表示成如下形式EEWJJWW）（）（HH（24）式中，HW为实函数，称为幅度特性函数，W）为相位特性函数。当W）满足W0）（25）A/DHZ陕西理工学院毕业设计第6页共41页0为初始相位，为常数。该滤波器具有广义的线性相位，将（25）式变换为WWW0）（26）由（26）式可知，WW）（不为常量。这样，当不同频率的信号通过该滤波器时，便会产生相位的失真。不过通常0较小，W0相比来说小得多，由0引起的相位失真可忽略不计。在（25）式中，当00时，W0为常量，这时滤波器有严格的线性相位，即对于不同频率的信号，通过该滤波器都有恒定的延迟，而不产生相位的失真。将式（23），（24），（25）联立，可得COSCOS010WHNWNHNN（27）SINSIN010WHNWNHNN28将（27）式除以28）式，消去HW，得到0SIN010）（NNHNN29当00时，式（29）变为0SIN10）（NNHNN210观察可知，若HNSIN）（N关于求和区间中心N1/2奇对称，则（210）式成立。由于SIN）（N关于N奇对称，令HN关于N1/2偶对称，2/1）（N则满足HNSIN）（N关于求和区间中心N1/2奇对称的要求，即（210）式成立。当2/0时，式（29）变为0COS10）（NNHNN211若HN关于NN1/2奇对称，COS）（N关于2/1NN偶对称，则（211）式成立。基于HN的对称不同和长度N的奇偶区别，线性相位FIR数字滤波器的幅度频率特性有所不同，因而所实现的滤波器的功能有所不同5。陕西理工学院毕业设计第7页共41页3FIR数字滤波器软件设计本章为全文的主要内容，首先确定FIR数字滤波器的系数，本次毕业设计使用的是基于MATLAB的FIR数字低通滤波器的指标系数，再利用QUARTUSII仿真软件的自顶向下的设计方法，应用QUARTUSII的VERILOG硬件描述语言完成FIR数字滤波器的软件设计与功能仿真。31MATLAB设计FIR数字滤波器311滤波器的具体设计方法MATLAB仿真软件提供了功能齐全的滤波器设计工具，主要包括FDATOOL和SPTOOL两种交互工具。其中FDATOOL主要用于数字滤波器的系数设计和特性分析6。本次毕业设计就是采用FDATOOL工具设计FIR数字滤波器相关参数。在MATLAB仿真软件的命令窗口中，输入“FDATOOL”命令，软件就会自动弹出FDATOOL滤波器设计与分析界面，其图形界面如图31所示。FDATOOL的滤波器设计界面有两个部分，第一部分是DESIGNFILTER，此部分可以对滤波器的各种参数进行设置，另外一部分是滤波器的特性分析区，这部分可以显示滤波器的各种特性图。图31FDATOOL界面DESIGNFILTER部分主要分为1RESPONSETYPE（响应类型）选项RESPONSETYPE选项包括HIGHPASS（高通）、BANDSTOP（带阻）、BANDPASS（带通）、LOWPASS（低通）和特殊的滤波器。在本次毕业设计中，该选项中选择LOWPASS选项。2DESIGNMETHOD（设计方法）选项DESIGNMETHOD选项包括IIR滤波器和FIR滤波器，本次设计的是FIR滤波器，而设计该滤波器使用方法是窗函数法，因此，我们选择FIR滤波器的WINDOW窗函数法进行设计。选定窗函数法后，会在右侧出现OPTIONS区域，这部分区域是用来设置窗函数的相关参数，其中窗函数的类型选择KAISER窗，并设置BETA为05。3FILTERORDER（滤波器阶数）选项FILTERORDER选项是定义滤波器的阶数，包括SPECIFYORDER和MINIMUMORDER。SPECIFYORDER是指滤波器的阶数（SPECIFYORDERN1，N为滤波器阶数），本次设计是25阶滤波器，所以选定SPECIFYORDER并填入24。4FREQUENCYSPECIFICATIONS（频率定义）选项陕西理工学院毕业设计第8页共41页FREQUENCYSPECIFICATIONS选项主要包括采样频率FS和通带频率以及截止频率。由于我们所设计的是低通滤波器，因此我们不需要通带频率这个参数，通带截止频率选择100K，阻带截止频率选择11M，通带最小衰减选择1DB，阻带最小衰减选择80DB，点击DESIGNFILTER按键，即可设计FIR滤波器了。选择所需要的参数指标，就会生成FIR低通数字滤波器的特性曲线以及重要的幅度相位波形图，如图32、图33所示，验证了其技术指标。图32频率特性曲线图33相位特性曲线陕西理工学院毕业设计第9页共41页312参数提取与量化利用MATLAB仿真软件的FDATOOL图形用户界面工具，输入设计指标后便会自动生成所设计的FIR低通数字滤波器的系数即抽头数目，FIR低通数字滤波器的单位冲激响应都为实数，满足奇对称或者偶对称的条件。MATLAB软件所设计求出的25阶FIR低通数字滤波器的系数全部为实数，而在FPGA软件仿真和硬件测试中要求输入的数据为整数，所以要对滤波器系数做归一化处理，即将HN扩大2048倍，再进行四舍五入处理，最后转化为12位二进制补码。转化后滤波器的系数如表31所示。表31FIR数字滤波器系数表PARAMETERSERIAL_112D5PARAMETERSERIAL_812D314PARAMETERSERIAL_212D14PARAMETERSERIAL_912D401PARAMETERSERIAL_312D32PARAMETERSERIAL_1012D484PARAMETERSERIAL_412D61PARAMETERSERIAL_1112D556PARAMETERSERIAL_512D104PARAMETERSERIAL_1212D610PARAMETERSERIAL_612D162PARAMETERSERIAL_1312D638PARAMETERSERIAL_712D23332QUARTUSII软件仿真321FPGA工作原理FPGA采取了逻辑单元阵列LCA（LOGICCELLARRAY）的概念，其中包含CONFIGURABLELOGICBLOCK（CLB可配置逻辑模块）、（INTERCONNECT内部连线）和INPUTOUTPUTBLOCK（IOB输出输入模块）三大个模块7。FPGA的逻辑设计是通过向静态存储单元下载编程数据来实现的，将编程数据存储在存储器单元的设置阈值决定逻辑单元的逻辑功能以及器件各模块之间或模块与I/O外部设备间的联接方式，最终决定FPGA芯片实现的功能，FPGA允许无限次的编程下载。现场可编程门阵列（FPGA）具有可编程性，与PAL，GAL及CPLD等传统逻辑电路和门阵列比较结构不同，利用小型查找表（161RAM）来实现组合逻辑，所有查找表都需与一个D触发器的输入端连接，然后利用触发器驱动其他驱动I/O和逻辑电路，这样构成的模块可实现组合逻辑功能的同时，又可实现时序逻辑功能，采用金属线连接也可以通过接到I/O模块让各模块实现连通8。322FPGA芯片结构当前主要的FPGA技术主要还是在查找表方面领先于旧版本，通过整合RAM、时钟管理和DSP的硬核（ASIC型）模块使其功能更加强大。FPGA的芯片主要由7部分完成，分别为内嵌专用硬件模块、可编程I/O单元、时钟管理、布线资源、可编程逻辑单元、RAM嵌入块式、内嵌底层单元。芯片各个模块的功能如下1数字时钟管理模块（DCM）FPGA芯片都提供数字时钟管理。并且提供的数字时钟管理和相位环路锁定都是很先进的。相位环路锁定可以精确的时钟综合，可以很好地控制抖动问题，在滤波效果上也表现不错。2可配置逻辑块（CLB）CLB是FPGA内内的一个常用模块，是实现功能的逻辑单元之一，CLB的个数和功能会随器件的选择而出现差异，但是开关矩阵是CLB所必需的，此矩阵由6或4个输入模块、部分选型电路组陕西理工学院毕业设计第10页共41页成。开关矩阵比较方便，能配置和处理装配逻辑、移位寄存器或随机存储器。CLB的结构由（一般为2个或4个）SLICE和附加逻辑组成。CLB模块能做到组合逻辑、时序逻辑，除此之外配置随机存储器和分布式只读存储器。3可编程输入输出单元（IOB）可编程输入/输出单元是内部FPGA芯片与外部电路的接口模块，实现各个条件下对输入/输出信号处理。FPGA芯片内的I/O均为按组分类，每组都能够独立地支持不同的I/O配置标准。信号可以经过IOB模块中的存储单元，存贮到FPGA芯片内部。且信号通过IOB模块中存储单元进入FPGA芯片内部时，可以大大降低其保持时间的要求，通常默认为0。4RAM嵌入块式大多FPGA都具有内嵌块（RAM），这样使FPGA的应用范围更广、灵活性更强。根据功能不同，块RAM分单口RAM、双口RAM、内容地址存储器（CAM）以及FIFO等。存储器CAM在每个存储单元中都有一个比较逻辑，这样所有的数据写入CAM后会与原有数据进行比较，然后将所有相同地址退回，此功能在路由的应用中发挥重要的作用。除了块RAM，还可以将FPGA中的LUT灵活地配置成RAM、ROM和FIFO等结构。在具体选择FPGA芯片时，RAM的数量是我们参考的一个重要依据。5底层内嵌功能单元内嵌功能模块是指PLL、DLL、DSP和CPU等软处理核（SOFTCORE）。目前各式各样的内嵌功能单元，使得单片FPGA芯片成为了系统级的设计工具。33功能模块的实现在FPGA的设计中，采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块9，利用VERILOG语言设计技术进行了各个功能模块的设计，并用QUARTUSII软件进行了仿真。完成了FIR数字滤波器的系统设计。331编程语言VERILOGHDLVERILOG设计编程语言是现在应用最为广泛的硬件描述语言。VERILOG硬件描述语言可以用来进行不同层次的逻辑设计，且可以进行数字系统的逻辑综合设计，功能仿真验证和时序仿真分析等。此硬件描述语言适合算法级，寄存器级，逻辑级，门级和版图级等每个层次的设计和描述。应用VERILOG硬件描述语言进行设计最大优点是其工艺无关性。这使得我们在程序设计，逻辑功能仿真验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的约束条件，即可设计出实际电路。332模数转换与数模转换本设计中的模数转换与数模转换器件时钟信号10MHZ由FPGA锁相环（PLL）产生，图34为QUARTUSII中PLL功能模块。图34PLL功能模块本设计中FIR功能模块处理的都是有符号的数据，所以要对模数转换后的数据以及FIR功能模块得到的数据要做相应处理。也就是本设计中的ADC的采样电压0V2V，对应陕西理工学院毕业设计第11页共41页的输出数据为0255，所对采样得到的数据减去128再提供给FIR工模块。同样DAC输出数据为0255时电压输出为1V1V，而FIR功能模块输出为有符号的8位数据，所以对FIR模块输出的数据加128在送给DAC输出。这样输出的电压才能达到预期的结果。333FIR功能模块本设计中的FIR功能模块的工作频率为50MHZ，完成一次滤波需要消耗10个时钟周期，即FIR功能模块的采样频率为5MHZ，图35为QUARTUSII中FIR功能模块。图35FIR功能模块34FIR滤波器的顶层设计本次毕业设计顶层设计部分采用自顶向下程序设计方法，首先设计出了FIR数字滤波器的顶层程序设计文件。其结构示意图如图36所示。图36并行FIR数据及结构图FIR数字滤波器的顶层设计如图37所示。陕西理工学院毕业设计第12页共41页图37FIR数字滤波器顶层文件输入信号的获取采用DDS原理进行处理，输入信号的VERILOG程序如图38所示。图38输入信号的VERILOG程序FIR数字滤波器的系数处理采用的硬件VERILOG描述语言进行编程，本次设计是在信号的频域进行滤波器系数的处理，主要是对滤波器的系数进行频域内的相乘处理。FIR数字滤波器的系数处理程序如图39，310所示。陕西理工学院毕业设计第13页共41页图39FIR数字滤波器移位处理图310FIR数字滤波器频域相乘处理陕西理工学院毕业设计第14页共41页4FIR数字滤波器硬件设计41FIR滤波器硬件结构FIR滤波器的软件设计主要程序编写完成，在QUARTUSII软件中进行功能仿真实现信号的滤波功能后。需要把功能仿真实现后程序下载到所需要的器件中，这样配置的硬件电路就能够完成对混合信号的滤波功能。利用测试仪器验证设计的FIR滤波器的实际滤波效果，以下是滤波过程的整体设计框图，如图41所示。图41硬件电路连接此流程包含交流信号发生器、实验电路和示波器，实验电路主要由A/D转换电路、FIR数字滤波电路和D/A转换电路组成。其中FIR数字滤波器主要由FPGA、JTAG组成。本次硬件部分FPGA的核心芯片是ALTERA公司的CYCLONEIV系列的EP4CE6E22C8，AD转换芯片选择的是AD9280，DA转换芯片选择的是AD9708。42主控模块本设计中的主控制模块是以ALTERA公司CYCLONEIV系列的EP4CE6E22C8芯片来实现。1EP4CE6E22C8芯片的系统时钟采用50M晶振，复位电路加01UF电容消除复位信号中的抖动，图42为EP4CE6E22C8芯片的系统时钟、复位电路。图42EP4CE6E22C8芯片的系统时钟、复位电路交流信号发生器A/D转换电路FIR数字滤波器D/A转换电路双踪示波器陕西理工学院毕业设计第15页共41页2JTAG下载配置使用JTAG进行配置可以使用USBBLASTER下载电缆，也可以用其它器件模拟JTAG的时序来进行配置；JTAG下载配置有四个接口数据输入信号测试（TDI）、测试数据输出（TDO）、模式选择（TMS）和测试时钟（TCK）。JTAG下载方式灵活方便。图43为JTAG配置下载接口与FPGA芯片连接方式。图43JTAG配置下载接口43配置数据存储器件FPGA在正常的工作时候，配置数据是存储在SRAM中的，加电时候要重新下载。也就是FPGA的配置数据需要外部设备或控制器提供，一般CYCLONEIV类型的核心芯片配置数据存储器件为EPCS，而本设计用的存储器件为EPCS16，图44为EPCS16与EP2C8Q208C8N的引脚接口图。图44EPCS16与EP2C8Q208C8N的引脚接口图陕西理工学院毕业设计第16页共41页44AD转换模块本次毕业设计采用的是由AD公司推出高速AD9280芯片，此AD芯片是8BITS，最大采样频率为32MSPS。AD9280时序如图45所示。图45AD9280时序图根据图45的配置，我们将AD电压输入范围设置为0V2V。图46AD9280内部参考在输入信号进入AD芯片之前，我们用一片A2芯片构建了衰减电路，接口的输入范围是5V5V10VPP。经过衰减电路之后，输入范围满足AD芯片的输入范围（02V）。转换公式如下115ADINVV当输入信号INV5V的时候，输入到AD的信号ADV2V；当输入信号INV5V的时候，输入到AD的信号ADV0V；陕西理工学院毕业设计第17页共41页45DA转换模块我们使用的高速DA芯片是AD公司推出的AD9708。AD9708是8位，100MSPS的DA转换芯片，内置12V参考电压，差分电流输出。芯片时序图如图47所示。图47AD9708时序图AD9708芯片差分输出以后，为了防止噪声干扰，电路中接入了7阶巴特沃斯低通滤波器，带宽为40MHZ。46硬件实物FIR滤波器中含有所需的FPGA（本设计采用的器件为AIXERA公司生产的CYCLONEIV系列的EP4CE6E22C8芯片，此器件密度大可完成我们得要求）,振荡器、若干的控制开关、十针的插座、不同大小的电阻。完成对FIR滤波器的选择和分配后，可编程控制器中还有多余的资源，用EP4CE6E22C8型FPGA控制模数转换器和数模转换器的功能。因此RD、ADCS、WR、LDAC、DACS这些引脚就是用于控制AD转换器电路和DA转换器电路的输出引脚。其中，引脚RD、ADCS分别与AD转换器的引脚RD、CS相连，而引脚WR、LDAC、DACS分别与DA转换电路的引脚WR、LDAC、CS相连。FIR数字滤波器的硬件实物如图48所示。陕西理工学院毕业设计第18页共41页图48FIR数字滤波器的硬件实物陕西理工学院毕业设计第19页共41页5系统测试51软件仿真程序编译通过之后的时序仿真对FPGA设计是十分重要的，仿真可以通过QUARTUSII软件集成的MODELSIM完成。系统仿真的主要目的是检验设计是否被真正实现，如果仿真存在问题，就需要返回下层修改设计或修改参数，重新进行编译并再次进行系统仿真，直到得到正确结果。MODELSIM是MENTOR公司的HDL语言仿真软件，支持VERILOGHDL和VHDL混合仿真的仿真器。是FPGA/ASIC设计的一种仿真软件。使用MODELSIM对VERILOGHDL设计的FIR滤波器的模块进行功能仿真，验证其是否达到预期效果。FIR数字滤波器软件仿真过程首先，FIR顶层文件的编译，执行QUARTUSII软件中的“STARTCOMPILATION”按钮；接着执行“RTLSIMULATION”按钮进行MODELSIM功能仿真。FIR数字滤波器功能仿真结果如图51所示。图51FIR数字滤波器仿真波形52硬件测试在进行FIR数字滤波器的硬件测试之前，首先应该选择自己所用到的核心芯片，选择完后进行器件的引脚配置。根据毕业设计选择的FPGA核心板所对应的芯片，由核心板对应芯片的管脚说明进行配置。其配置过程操作如下选择菜单栏中的“ASSIGNMENTS”下的“PINPLANNER”，在弹出的界面进行芯片引脚配置。FPGA芯片配置结果如图52所示。图52器件引脚配置陕西理工学院毕业设计第20页共41页器件引脚配置完成后，然后将经过功能仿真的VERILOG程序下载到FPGA芯片中，然后利用信号发生器产生正弦波信号和示波器进行波形观察测试。系统硬件测试如图53所示。图53系统硬件测试53FIR数字滤波器测试分析FIR数字滤波器的滤波系数，输入输出序列值和运算过程中的中间结果，都是用有限字长的二进制表示。往往位数越长，数据的精度越高10。这样，不论是选用串行DA算法还是并行DA算法，都要求更大的硬件资源，如果对运算速度还有限制的话，则串行DA算法不能满足要求。因此，在数据位数有限的情况下，便会产生误差，使输出结果偏离预期值，并使系统不能满足预期的设计要求。这种误差主要包括两个方面1系数量化偏差FIR滤波器在实际的混合信号滤波时，要对滤波器抽头系数进行量化。这样，便会产生由系数量化而引起的偏差，这种偏差会引起滤波频率响应的波动，从而不能满足实际滤波需要。2A/D转换器的量化误差A/D转换器用于将模拟信号转换为一定位宽的数字信号。数字信号可看作模拟信号的一种逼近，因而会产生偏差，我们把这种偏差称为量化偏差，用符号NE表示。NE的存在降低了输出端的信噪比。适当地增加A/D转换器的转换位数，会增加输出端的信噪比，以满足实际的需求。陕西理工学院毕业设计第21页共41页6结束语在介绍FIR滤波器的基本理论的基础上，本设计利用MATLAB设计工具设计出了25阶FIR低通滤波器，达到了预期的性能。对于FIR滤波器的硬件实现，本设计采用了自顶向下的层次化、模块化的设计思想，用VERILOGHDL语言描述了各个子模块，并在CYLONEIV系列FPGA器件上进行了开发，使用QUARTUSII软件进行了功能仿真，最终在FPGA开发板进行了硬件验证。最后的结果证明所设计的25阶FIR低通滤波器功能正确，能够满足一般应用的要求。基于FPGA的FIR数字滤波器设计的优点提高系统运行速度和节省硬件资源。而且,通过改变阶数还可以将此设计灵活地运用于实现不同类型的FIR数字滤波器,可移植性好。因此,这种方案在数字信号处理中将有广阔的应用前景。但是此设计还存在一些不足由于在系数量化，A/D转换器的量化误差时存在偏差，使得数字滤波器的实际滤波效果与理想状态下的信号滤波效果存在一定的偏差，这都是在以后的工作中需要改进的方面。陕西理工学院毕业设计第22页共41页致谢首先诚挚的感谢魏瑞老师，老师悉心的教导使我得以一窥FIR数字滤波器领域的深奥，给我指点毕业设计课题研究的正确方向，使我在毕业设计中获益匪浅。因为有你的解答疑惑及在硬件设计方面的指导，使得本此毕业设计论文能够更完整而严谨。感谢和我共度四年美好大学生活的2012级通信工程专业的全体同学。感谢物理与电信工程学院所有授课老师，你们使我终身受益。感谢所有关心、鼓励、支持我的家人、亲戚和朋友。陕西理工学院毕业设计第23页共41页参考文献1邓重一，滤波技术的发展现状J中国仪器仪表，2004572岳红，基于虚拟仪器的数字滤波器的实现J电子世界，2012年3倪养华，数字信号处理与实现M上海上海交通大学出版社,199823414王金明，张雄伟FIR滤波器的设计与实现J，电视技术，20035OPPENHEIMAV，SCHAFERRWDIGITALSIGNALPROCESSINGMPRENTICEHALL,INC,19756张猛，基于MATLAB的FIR数字滤波器设计J长春大学学报，200927冷邦平，高速FIR数字滤波器在FPGA上的实现M电子科技大学,20088CHITSONGCDIGITALSIGNALPROCESSINGSPECTRALCOMPUTATIONANDFILTERDESIGNMLONDONOXFORDUNIVERSITYPRESS，20021982059朱霞，非递归数字滤波器FIR的设计与实现M江南大学,2008年10姚海燕，基于FPGA的离子迁移谱仪数字滤波器设计M南京理工大学,2010年陕西理工学院毕业设计第24页共41页附录A外文文献原文LOWAREA/POWERPARALLELFIRDIGITALFILTERIMPLEMENTATIONSDAVIDAPARKERTHESEUSLOGIC,INC,1080MONTREALAVE,SUITE200,STPAUL,MN55116KESHABKPARHIDEPARTMENTOFELECTRICALENGINEERING,UNIVERSITYOFMINNESOTA,MINNEAPOLIS,MN55455RECEIVEDFEBRUARY15,1996REVISEDAUGUST12,1996ABSTRACTTHISPAPERPRESENTSANOVELAPPROACHFORIMPLEMENTINGAREAEFFICIENTPARALLELBLOCKFINITEIMPULSERESPONSEFIRFILTERSTHATREQUIRELESSHARDWARETHANTRADITIONALBLOCKFIRFILTERIMPLEMENTATIONSPARALLELPROCESSINGISAPOWERFULTECHNIQUEBECAUSEITCANBEUSEDTOINCREASETHETHROUGHPUTOFAFIRFILTERORREDUCETHEPOWERCONSUMPTIONOFAFIRFILTERHOWEVER,ATRADITIONALBLOCKFILTERIMPLEMENTATIONCAUSESALINEARINCREASEINTHEHARDWARECOSTAREABYAFACTOROFL,THEBLOCKSIZEINMANYDESIGNSITUATIONS,THISLARGEHARDWAREPENALTYCANNOTBETOLERATEDTHEREFORE,ITISIMPORTANTTODESIGNPARALLELFIRFILTERSTRUCTURESTHATREQUIRELESSAREATHANTRADITIONALBLOCKFIRFILTERINGSTRUCTURESINTHISPAPER,WEPROPOSEAMETHODTODESIGNPARALLELFIRFILTERSTRUCTURESTHATREQUIREALESSTHANLINEARINCREASEINTHEHARDWARECOSTANOVELADJACENTCOEFFICIENTSHARINGBASEDSUBSTRUCTURESHARINGTECHNIQUEISINTRODUCEDANDUSEDTOREDUCETHEHARDWARECOSTOFPARALLELFIRFILTERSANOVELCOEFFICIENTQUANTIZATIONTECHNIQUE,REFERREDTOASASCALABLEMAXIMUMABSOLUTEDIFFERENCEMADQUANTIZATIONPROCESS,ISINTRODUCEDANDUSEDTOPRODUCEQUANTIZEDFILTERSWITHGOODSPECTRUMCHARACTERISTICSBYUSINGACOMBINATIONOFFASTFIRFILTERINGALGORITHMS,ANOVELCOEFFICIENTQUANTIZATIONPROCESSANDAREAREDUCTIONTECHNIQUES,WESHOWTHATPARALLELFIRFILTERSCANBEIMPLEMENTEDWITHUPTOA45REDUCTIONINHARDWARECOMPAREDTOTRADITIONALPARALLELFIRFILTERS1INTRODUCTIONTHEFINITEIMPULSERESPONSEFIRFILTERHASBEENANDCONTINUESTOBEONEOFTHEFUNDAMENTALPROCESSINGELEMENTSINANYDIGITALSIGNALPROCESSINGDSPSYSTEMFIRFILTERSAREUSEDINDSPAPPLICATIONSTHATRANGEFROMVIDEOANDIMAGEPROCESSINGTOWIRELESSCOMMUNICATIONSINSOMEAPPLICATIONS,SUCHASVIDEOPROCESSING,THEFIRFILTERCIRCUITMUSTBEABLETOOPERATEATHIGHFREQUENCIES,WHILEINOTHERAPPLICATIONS,SUCHASCELLULARTELEPHONY,THEFIRFILTERCIRCUITMUSTBEALOWPOWERCIRCUIT,CAPABLEOFOPERATINGATMODERATEFREQUENCIESPARALLEL,ORBLOCK,PROCESSINGCANBEAPPLIEDTODIGITALFIRFILTERSTOEITHERINCREASETHEEFFECTIVETHROUGHPUTORREDUCETHEPOWERCONSUMPTIONOFTHEORIGINALFILTERTRADITIONALLY,THEAPPLICATIONOFPARALLELPROCESSINGTOAFIRFILTERINVOLVESTHEREPLICATIONOFTHEHARDWAREUNITSTHATEXISTINTHEORIGINALFILTERIFTHEAREAREQUIREDBYTHEORIGINALCIRCUITISA,THENTHELPARALLELCIRCUITREQUIRESANAREAOFLAWITHTHECONTINUINGTRENDTOREDUCECHIPSIZEANDINTEGRATEMULTICHIPSOLUTIONSINTOASINGLECHIPSOLUTION,ITISIMPORTANTTOLIMITTHESILICONAREAREQUIREDTOIMPLEMENTAPARALLELFIRDIGITALFILTERINAVLSIIMPLEMENTATIONINMANYDESIGNSITUATIONS,THEHARDWAREOVERHEADTHATISINCURREDBYPARALLELPROCESSINGCANNOTBETOLERATEDDUETOLIMITATIONSINDESIGNAREATHEREFORE,ITISADVANTAGEOUSTOREALIZEPARALLELFIRFILTERINGSTRUCTURESTHATCONSUMELESSAREATHANTRADITIONALPARALLELFIRFILTERINGSTRUCTURESWHILEFIRFILTERSHAVEBEENGIVENEXTENSIVECONSIDERATIONINTHEEXISTINGLITERATURE,MOSTOFTHISWORKFOCUSESONONLYASINGLEASPECTSUCHASFILTERDESIGNCOEFFICIENTGENERATION1ORFILTERCOEFFICIENTQUANTIZATION2ORGENERATIONOFFILTERCIRCUITSTHROUGHCOMPILATION3,4FURTHERMORE,VERYLITTLEWORKHASBEENDONETHATDEALSDIRECTLYWITHREDUCINGTHEHARDWARE76PARKERANDPARHICOMPLEXITYOFPARALLELFIRFILTERS5INORDERTODESIGNAREAEFFICIENTPARALLELFILTERS,WEMUSTCONSIDERTHEENTIREDESIGNPROCESSTHEREFORE,陕西理工学院毕