试验五--全加器的设计及应用

1、实验五全加器的设计及应用实验五 全加器的设计及应用一、实验目的（1）进一步加深组和电路的设计方法。（2）会用真值表设计半加器和全加器电路，验证其逻辑功能。（3）掌握用数据选择器和译码器设计全加器的方法。二、预习要求（1）根据表 5-1 利用与非门设计半加器电路。（2）根据表 5-2 利用异或门及与非门设计全加器电路。三、实验器材（1）实验仪器：数字电路实验箱、万用表； （2）实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153四、实验原理1. 半加器及全加器 电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则 运算加、减、乘

2、、除都是分解成加法运算进行的，因此加法器便成了计 算机中最基本的运算单元。（1）半加器 只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的 进位看成 0），称为半加， 完成半加功能的电路为半加器。 框图如图 5-1 所示。 一位半加器的真值表如表 5-1 所示。表 5-1 半加器真值表A iBiCiSiCi0000010和数 S Ci 向高位进位1位半加器加数 Ai Bi 被加数图 5-1 半加器框图由真值表写逻辑表达式 ：SiAiBi AiBi AiBiCiAiBi画出逻辑图，如图 5-2 所示：b）逻辑a）逻辑图符号图 5-2 半加器2）全加器能进行加数、被加数和低位来的进位信

3、号相加，称为全加，完成全加功能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有 3 个输入端： Ai （被加数）、 Bi （加数）、 Ci 1 （低位向本位的进位） ；2 个输出 端： Si （和数）、 Ci （向高位的进位）。下面给出了用基本门电路实现全加器的设计过程。1）列出真值表，如表 5-2 所示。表 5-2 全加器真值表AiBiCi 1SiCi0 00 00101 01 010 1从表0 0看出，全包含着半当1当时，不考1 0来的进是半加0 01 0在全加器001是个变值可为 01 1012）画111Ci 的 卡0 1如图 5-311 1半加器加5-2 中 加器中 加器

4、， Ci 1 0 虑低位 位，就 器。而 中 Ci 1 量，其 或 1。出 Si 、诺图， 所示。i-100011110BiCi-1Ai0001111001010001010101011101a) Si图 5-3 全加器的卡诺图3）由卡诺图写出逻辑表达式：b) CiSi AiBiCi 1 AiBiCi 1 AiBiCi 1 AiBiCi 1 (Ai Bi)Ci 1 (Ai Bi)Ci 1 (Ai Bi)Ci 1 (Ai Bi)Ci 1 AiBi1CiCiAiC i-1AiBiBiCi-1AiBi(AiBi )Ci-1如用代数法写表达式得：Sim(1,2,4,7) AiBiCi 1Ci m(3,

5、5,6,7) Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 (Ai Bi )Ci 1 AiBi即：Si Ai Bi Ci-1 Ci Ai Bi (Ai Bi )Ci-1a）逻辑图b）逻辑符号5-4 全加器五、实验内容1利用异或门及与非门实现一位全加器，并验证其功能答：逻辑电路图如下：2. 试用全加器实现四位二进制全减器。3. 试用一片四位二进制全加器将一位 8421BCD 码转换成余 3 码，画出电路图， 并测试其功能。4. 试用一片 38 线译码器及四输入与非门设计一位全加器，要求电路最简， 画出设计电路图，并测试其功能。5. 试用 74LS86 组成二个四位二进制数的比较电路， 要求两数相等时其输出为 “ 1” ，反之为“ 0”。6. 试用双四选一数据选择器和与非门分别构成全加器及全减器，写出表达式， 画出逻辑图，要求电路最简，并