AT89S52简介及其最小系统

1、AT89S5缅介及其最小系统AT89S52AT89S52低功耗高性能 CMOS 8&单片机，片内 8k Bytes ISP（In-system programmable）的可反复擦写1000次的FLASHH读程序存储器，器件采用ATMEL 公司之高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引 脚结构，片上Flash允许程序存储器在系统可编程，亦适于常规编程器。单芯 片上，拥有8位CPUS在系统可编程FLASH使AT89S52为众多嵌入式控制应 用系统提供高灵活、超有效之解决方案。AT89S52 之特点：40个引脚，8k Bytes Flash 片内程序存储器，

2、256 bytes的随机存取数据存储器（RAM , 32个外部双向输入/输出（I/O） 口，5个中断 优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口， 看门狗（WDT电路，片内时钟振荡器。AT89C52-低电压高性能CMOS眇单片机，片内8k bytes的可反复擦写 的FLASHR读程序存储器及256 bytes的随机存取数据存储器（RAM,器件采 用ATME公司的高密度、非易失性存储技术生产，兼容标准 MCS-51指令系统， 片内置通用8位中央处理器及FLASH#储单元，功能强大之 AT89C52单片机可 为您提供许多较复杂系统控制之应用场合。AT89C52W 40

3、个引脚，32个外部双向输入/输出（I/O）端口，同时内含2 个外中断口，3个16位可编程定时计数器，2个全双工串行通信口， 2个读写口 线，AT89C52可按照常规方法进行编程，亦可在线编程。其将通用之微处理器及 Flash存储器结合，特别是可反复擦写的 FLASHY储器可有效降低开发成本。AT89C52及AT89S52之别，在于C及S, C表示需用并行编程器下载（接线 多且复杂），S表示可支持ISP下载，可在89S52系统板上面预留ISP下载接口，(T2>T2 EX>F1,0 匚(MOSI><SCK>P1.1P1 2PI .3PK4P1.5PI.7RST匚 匚I

4、匚12345(TXD> P3.1(nT6> P3.z(INTI > P3,3(TO> P3.4(T1> P3.5 (WR> P3.6 (RD> P3.7 XTAL2 XTAL1 GND厂;789101112 1 31415 1 6171 31 9204039383736353433© 323130292827262524232221 vcc0 P0.0 (ADO)O P01 PON P0.3 P0.4 P0,5 Z P0.6 二I PO T<AD1 (AO2) (ADS) (ACM) (AO5) (AD) (AD7) EA/VPP AL

5、E/PROGZ P2 ,7 P2.6 P2.5,J P2 4P2.3P2 2P2, 1P2.0(A15) (A 14) (A 13) (A12) (A11) (ATO) (A9> (A8)ISP下载线可方便地自制,74HC373若干电阻，连接电脑并口就可用软件将hex文件下载至89S52相比较AT89C52& AT89S52 ,以方便计，选用AT89S52图3 DIP 40封装89S52弓|脚图AT89S52功能：8k字节FLASH 256字节RAM 32位I/O 口线，看门狗定时 器，2个数据指针，三个16位定时器/计数器，一 6向量2级中断结构，全双工用行口，片内晶振及时钟电

6、路。AT89S52可降至0Hz静态逻辑操作，支持2种 软件可选节电模式。空闲模式下，CPU停止工作，允许 RAM定时器/计数器、 串口、中断继续工作。掉电保护方式下， RAMft容被保存，振荡器被冻结，单片 机一切工作停止，直到下一中断或硬件复位为止。XTALlxtaG"镒/% -一一ALE 雁8 一三三二P3S,*叫三三三三三厂 产P2P0 8位漏极开路之双向I/O 口。作为输出口，每位能驱动8个TTL逻 辑电平。对P0端口写“1”时，引脚用作高阻抗输入。访问外部程序和数据存 储器时，P0 口亦被作为低8位地址/数据复用。在这种模式下，P0不具有内部 上拉电阻。在FLASHY程时，

7、P0 口亦用来接收指令字节；在程序校验时，输出 指令字节。程序校验时，需外部上拉电阻。P1 有内部上拉电阻的8位双向I/O 口，pl输出缓冲器能驱动4个 TTL逻辑电平。对P1端口写“1”时，内部上拉电阻把端口拉高，此时可作输 入口用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电 流（IIL ）。对P1端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口 用。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（ IIL） o止匕外， P1.0及P1.2分别作定时器/计数器2之外部计数输入（P1.0/T2）及时器/计数器 2之触发输入（P1.1/T2EX）,详见表1所示。在fl

8、ash编程及校验时，P1 口接 收低8位地址字节。表1:引脚号第二功能P1.0|t2 （定时器/计数器T2的外部计数输入）,时钟输出一P1.1T2EX （定时器/计数器T2的捕捉/S载触发信号和方向控制）端口引脚第二功能P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2INTO （外中断0）P3.3INT1（外中断1）P3.4T0 （定时/计数器0）P3.5T1 （定时/计数器DP3.6WR （外部数据存储器写选通）P3.7RD （外部数据存储器读选通）PL5MOSI （在系统编程用）P1.6MISO （在系统编程用）P1.7SCK （在系统编程用）P2 口有内部上拉电阻的8位双

9、向I/O 口，P2输出缓冲器能驱动4个 TTL逻辑电平。对P2端口写“1”时，内部上拉电阻把端口拉高，此时可作输 入口。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（IIL） o在 访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX ©DPTR） 时，P2 口送出高八位地址。在这种应用中，P2 口用很强的内部上拉发送lo在 用8位地址（如MOVX ©RI）访问外部数据存储器时，P2 口输出P2锁存器之内 容。在FLASH编程及校验时，P2 口亦接收高8位地址字节及一些控制信号。P3 口一一有内部上拉电阻的8位双向I/O 口,p3输出缓冲器能驱动4个T

10、TL 逻辑电平。对P3端口写“1”时，内部上拉电阻把端口拉高，此时可用作输入 口。作输入用时，被外部拉低的引脚因内部电阻之原因，将输出电流（HL）。 P3 口亦作为AT89s52特殊功能（第二功能）用，如表2所示。在FLASH编程及 校验时，P3 口亦接收些控制信号。此外，P3 口亦接收些用于FLASH闪存编程及 程序校验的控制信号。表2RST复位输入。振荡器工作 时，RST引脚有两个机器周期以上 高电平将是单片机复位。ALE/PROG访问外部程序 存储器或数据存储器时，ALE （地 址锁存允许）输出脉冲用于锁存地 址的低8位字节。一般，ALE仍以 时钟振荡频率的1/6输出固定之脉 冲信号，故

11、它可对外输出时钟或用 于定时目的。需注意：每当访问外 部数据存储器时将跳过一个ALE脉 冲。对FLASH存储器编程期间，该 引脚亦用于输入编程脉冲（PROG）o 若必要，可通过对特殊功能寄存器 （SFR）区中的8EH单元的DO位置 位，可禁止ALE操作。该位置位后, 只有一条MOVX及MOVC指令方能将ALE激活。此外，该引脚会被微弱拉高，单 片机执行外部程序时，应设置ALE禁止位无效。PSEN程序储存允许（PSEN）输出是外部程序存储器之读选通信号， AT89S52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效, 即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次P

12、SEN信号。EA/VPP 外部访问允许，要CPU仅访问外部程序存储器（地址为 0000H-FFFFH） , EA端须保持低电平（接地）。需注意：若加密位LB1被编程， 复位时内部会锁存EA端状态。若EA端为高电平（接Vcc端），CPU则执行内部 程序存储器之指令。FLASH#储器编程时，该引脚加上+12V的编程允许电源Vpp,当然这须是该 器件是使用12V编程电压VppoXTAL1 振荡器反相放大器及内部时钟发生电路之输入端。XTAL2 振荡器反相放大器之输出端。单片机最小系统3必 CiHIElRESETO舌1'12MHz"T-OuFEAfVPvetpo,aP0.1XLPQ

13、二P03POJ笫DOJ囱£PO.TRESETF2.LcmP3 二Dill力曰TOPS .471P2j5P2j(5ri.oP2.TF1.1Fl.2RDPl.3WKPL4PS电Pl.5ALUFPl.GTXDri.7vssRXL等U13：?AT&9 SJ 1昌o 14 iTIT日q3so"Ti10要使单片机工作起来，最基本的电路的构成为 汪忠：1） EA/VP（31 脚）接+5V1、电源电路：向单片机供电。单片机电源：AT89S51 单片机的工作电压范围：4.0V-5.5V,所以通常给单片 机外接5V直流电源。连接方式为 VCC（40脚）：接电源+5V端VSS（20脚）：接 电源地端2、时钟电路：单片机工作的时间基准，决定单片机工作速度。时钟电路就 是振荡电路，向单片机提供一个正弦波信号作为基准，决定单