物理实验微型计算机概论复习大纲

1、第 1 章 微型计算机概论微处理器由运算器、控制器、寄存器阵列组成微型计算机以微处理器为基础，配以内存以及输入输出接口电路和相应的辅助电路而构成的裸机微型计算机系统由微型计算机配以相应的外围设备及其它软件而构成的系统单片机又称为“微控制器”和“嵌入式计算机”，是单片微型计算机单板机属于计算机系统总线是 CPU、内存、 I/O 接口之间相互交换信息的公共通路，由数据总线（双向）、地址总线和控制总线组成微机系统中的三种总线：1.片总线，元件级总线2.内总线（ I-BUS ），系统总线3.外总线（ E-BUS），通信总线第 2 章 80X86 处理器8086CPU两个独立的功能部件：1.执行部件（

2、EU），由通用计算器、运算器和EU控制系统等组成， EU从 BIU 的指令队列获得指令并执行总线接口部件（ BIU），由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成，负责从内存中取指令和取操作数8086CPU的两种工作方式：最小方式， MN/MX接 +5V（MX为低电平），用于构成小型单处理机系统支持系统工作的器件：1） 时钟发生器， 8284A2） 总线锁存器， 74LS3733） 总线收发器， 74LS245控制信号由CPU提供最大方式， MN/MX接地（ MX为低电平），用于构成多处理机和协处理机系统支持系统工作的器件：（1） 时钟发生器， 8284A2） 总线锁存器，

3、 74LS3733） 总线收发器， 74LS2454） 总线控制芯片， 8288控制信号由8288 提供指令周期、总线周期、时钟周期的概念及其相互关系：执行一条指令所需要的 时间称为指令周期2.一个 CPU同外部设备和内存储器之间进行信息交换过程所需要的时间 称为总线周期时钟脉冲的重复周期称为时钟周期一个指令周期由若干个总线周期组成，一个总线周期又由若干个时钟周期组成5. 8086CPU 的总线周期至少由4 个时钟周期组成总线周期完成一次数据传输包括：传送地址，传送数据等待周期在等待周期期间，总线上的状态一直保持不变空闲周期总线上无数据传输操作MMX多媒体扩展SEC单边接口，PENTIUM2的

4、封装技术SSE数据流单指令多数据扩展，PENTIUM3的指令集乱序执行不完全按程序规定的指令顺序执行（PENTIUM PRO）推测执行遇到转移指令时，不等结果出来便先推测可能往哪里转移以便提前执行PENTIUM PRO）8086CPU逻辑地址与物理地址的关系：1. CPU 与存储器交换信息，使用20 位物理地址程序中所涉及的都是 16 位逻辑地址3.物理地址=段基值 * 16 +偏移地址4. 20 条地址线= 1M，（ 00000H FFFFFH）； 16 条数据线= 64K，（ 0000H FFFFH）段起始地址必须能被 16 整除8086 的结构，各引脚功能，全部要掌握（教科书 P14 P

5、18 ）复位（ RESET）时 CPU内寄存器状态：PSW（ FR）、 IP 、DS、 SS、 ES 清零CS 置 FFFFH指令队列变空8086CPU外部总线16 位， 8088CPU外部总线 8 位80286CPU：16 位 CPU两种工作方式：（1） 实地址方式，使用20 条地址线，兼容8086 全部功能（2） 保护虚地址方式，使用24 条地址线，有16M的寻址能力80386CPU：32 位 CPU数据线 32 位地址线 32 位，直接寻址 4GB内部寄存器 32 位三种存储器地址空间：逻辑地址，线性地址，物理地址6. 三种工作方式：实方式，保护方式，虚拟8086 方式80486CPU：

6、采用 RISC集成 FPU和 CACHE第 3 章 存储器及其接口半导体存储器分类：随机存取存储器， RAM1） 静态 RAM， SRAM（ HM6116， 2K * 8 ）（2） 动态 RAM， DRAM，需要刷新电路（ 2164， 64K * 1 ）只读存储器， ROM1） PROM，可编程 ROM，一次性写入 ROM2） EPROM，可擦除可编程 ROM（ INTEL2732A， 4K * 8 ）3） EEPROM，电可擦除可编程 ROM半导体存储器的性能指标：存储容量存取速度 （用两个 时间 参数表示：存取 时间 ，存取周期）可靠性性能 / 价格比内存条及其特点：内存条是一个以小型板卡

7、形式出现的存储器产品，它的特点是：安装容易，便于用户进行更换，也便于扩充内存容量HM6116、 2164、 INTEL2732A 的外特性（教科书 P50 P53 ）INTEL2732A 的 6 种工作方式：读输出禁止待用编程编程禁止INTEL 标识符实现片选控制的三种方法：全译码部分译码 （可能会产生地址重叠）线选法地址重叠多个地址指向同一存储单元存储器芯片同CPU连接时应注意的问题：CPU 总线的负载能力问题CPU 的时序同存储器芯片的存取速度的配合问题位微机系统中，内存储器芯片的奇偶分体：1M 字节分成两个 512K 字节 （偶存储体，奇存储体）2.偶存储体同低8 位数据总线（D7 D0

8、）相连接，奇存储体同高8 位数据总线（D15 D8）相连接3. CPU 的地址总线A19 A1 同两个存储体中的地址线A18 A0 相连接， CPU地址总线的最低位A0 和 BHE（低电平）用来选择存储体要访问的 16 位字的低 8 位字节存放在偶存储体中，称为对准字，访存只需要一个总线周期； 要访问的16 位字的低8 位字节存放在奇存储体中，称为未对准字， 访存需要两个总线周期8088CPU数据总线是 8 位，若进行字操作，则需要两个总线周期，第一个周期访问低位，第二个周期访问高位存储器的字位扩展，考试必考（教科书 P71习题 2、习题 6）74LS138 的综合应用必须熟练掌握，考试必考：

9、（教科书 P55 P58 ； P71 P72习题 7、习题 8； P231 第五 2 题）存储器芯片的地址范围地址线的连接 （片内地址，片外地址）数据线的连接控制线的连接 （片选信号 CE，写信号 WE，输出信号 OE等，以上信号都为低电平）出师表两汉：诸葛亮先帝创业未半而中道崩殂，今天下三分，益州疲弊，此诚危急存亡之秋也。然侍卫之臣不懈于内，忠志之士忘身于外者，盖追先帝之殊遇，欲报之于陛下也。诚宜开张圣听，以光先帝遗德，恢弘志士之气，不宜妄自菲薄，引喻失义，以塞忠谏之路也。宫中府中，俱为一体；陟罚臧否，不宜异同。若有作奸犯科及为忠善者，宜付有司论其刑赏，以昭陛下平明之理；不宜偏私，使内外异法

10、也。侍中、侍郎郭攸之、费祎、董允等，此皆良实，志虑忠纯，是以先帝简拔以遗陛下：愚以为宫中之事，事无大小，悉以咨之，然后施行，必能裨补阙漏，有所广益。将军向宠，性行淑均，晓畅军事，试用于昔日，先帝称之曰愚以为营中之事，悉以咨之，必能使行阵和睦，优劣得所。“能”，是以众议举宠为督：亲贤臣，远小人，此先汉所以兴隆也；亲小人，远贤臣，此后汉所以倾颓也。先帝在时，每与臣论此事，未尝不叹息痛恨于桓、灵也。侍中、尚书、长史、参军，此悉贞良死节之臣，愿陛下亲之、信之，则汉室之隆，可计日而待也。臣本布衣，躬耕于南阳，苟全性命于乱世，不求闻达于诸侯。先帝不以臣卑鄙，猥自枉屈，三顾臣于草庐之中，咨臣以当世之事，由是感激，遂许先帝以驱驰。后值倾覆，受任于败军之际，奉命于危难之间，尔来二十有一年矣。先帝知臣谨慎，故临崩寄臣以大事也。受命以来，夙夜忧叹，恐托付不效，以伤先帝之明；故五月渡泸，深入不毛。今南方已定，兵甲已足，当奖率三军，北定