数字电子钟电子线路综合设计方案

数字电子钟电子线路综合设计 方案 1 系统概述 设计任务和目的 此次设计为一种多功能数字钟，该数字钟具有的基本功能包括能准确计时， 以数字形式显示时、分、秒、可实现手动或自动的对时、分进行校正以及具有整点报时功能 。通过对本次设计制作的实践，我们可以更好的掌握课本内的理论知识，以理论结合实际，应用知识解决日常生活的问题。 系统设计思路与总体方案 一个简单的数字钟由秒信号发生电路，时、分、秒计数电路，译码显示电路组成，要求有校正时、分和整点报时功能，故要加入校时电路和报时电路。因此其原理可由如下的框图表示出来。 显示电路 时计数器 分计数器 秒计数器 校时电路 报时电路 振荡电路 分频电路 图 1 数字钟总体结构图 设计方案选择 对于数字钟电路的设计方案将有不同的几种设计可以实现，其不同的方案有着不同的元器件，主要设计方案如下： 方案一：采用逻辑电路设计实现 时、分、秒计时功能和整点报时功能，以及校时功能都能通过芯片实现，电路通过计数时钟脉冲具有自动更新秒的显示，纯属硬件设计无需程序干预。 方案二：利用单片机编程实现 通过利用单片机内部定时计数器实现计时，软件设置 I/O 作为数码管或液晶显示信号输出，时间校准按键输入。软件实现的电子钟具有编程灵活，并便于功能的扩展。 综合比较上述各方案，考虑实验室所能提供的元器件级设备，以现在的知识水平，决定采用方案一设计逻辑电路作为最终选择方案。 总体工作过程 时间的前进和显示的实现 首先由秒信号产生电路生产秒信号，将此信号接到秒计数器的信号输入端。接着，在这个秒信号的驱动下，秒计数器向分计数器进位，分计数器向时计数器进位，最后通过译码器将计数器中的状态以时间的形式显示出来，这样就实现时间的前进和显示功能。 整点报时的实现 在时、分计数器的输出端接收整点的信号，驱动蜂鸣器的频率信号，在将此信号通过功率放大电路进行放大，从而使蜂鸣器工作。 校正时、分的实现 在秒向分进位的路径中加入一条用手动产生信号的路径，并通过数据选择器来选择接通两条中的手动信号，从而实现对 分的校正。同理，对时的校正的方法与此相同。 各功能块的划分和组成 秒信号产生电路 方案一：采用 555 定时器组成的振荡器，产生 1做千分频输出 1钟。 由于 555 是利用电容的充放电产生矩形波时间误差较大，需通过产生高频繁波形从而减少误差，但这样就必须另外加分步电路做分频，这样精度不是很高且增加了制作的成本。 方案二：采用石英晶振电路产生稳定的时钟后做分频 采用 32768晶振产生 2钟后通过 分频最终产生 1钟。石英晶体的振荡频率为 36728为稳定，因而用它构成的多谐振荡器产生的波形的稳定性很高。由于石英晶体产生的振荡频率很高，需要用分频器进行分频处理。这里用 通过 74生秒信号。如下图： 图 2 石英晶振电路 综合比较两方案，通过 555 芯片产生的时钟周期与 路值有关容易产生较大的误差且需要使用 3 块十进制芯片构成千分频电路，而通过 生的时钟周期只与晶振的谐振频率有关可以产生稳定精确的时钟信号且仅需再加 1 块二分频芯片即可实现，综合考虑最终选择采用方案二。 时、分、秒计数 电路及译码、显示电路 此部分电路包括 6个 74个七段数码管，其中秒分是 60进制，时接成 24 进制，及相应的译码显示器。时、分、秒都是要用两位十进制数表示的，时、分、秒的个位和十位所对应的计数器状态输出都是 ，因而用 计数器。由于计数器构成的扩展进制数多为 输出形式，所以显示采用由七段数码管译码器驱动器（ 动数码管作为显示电路部分。 时、分的校正电路 这部分电路由产生调节信号的装置和数据选择器组成。 整点报时电路 这部分电路由 控制音响的频率信号采集电路和蜂鸣器组成。 2 电路系统设计和分析 秒信号的发生电路 秒信号发生电路由石英晶体振荡器、 频器和双 D 触发器组成。需要的元件有 74阻若干、电容若干和 36728晶振。其电路模型如下： 振荡电路是电子数字钟的核心部分，它的频率和稳定性直接关系到表的精度。因此选择石英晶体作为振荡器，为了得到频率更加准确的频率信号，加入了电容和电阻，其中电容为 20阻为 20M。石英晶体产生的频率为 32768得到 1信号需要再次对它进行分频，故选用 频器分频，再加一个双 D 触发器得到 1s 的脉冲秒信号 。 时、分、秒计数电路 这部分电路由秒部分、分部分和时部分三部分组成，将这三部分进行一定的连接就可得到完整的时、分、秒计数电路。 秒部分 此部分为一个 60 进制的 74数器，它的 冲是前面生成的秒信号，它的74 秒信号产生电路 1面是电路连接图： 图 5 秒计数电路 分部分 这部分电路与秒部分电路相似，它的输入 秒部分电路产生的进位信号，它的清零信号作为向时进位时的进位信号。电路图如下： 时部分 这部分电路是一个 24 进制的计数器，它的输入 分部分的进位信号，需要的元件与秒、分电路一致。电路图如下： 图 6 分计数电路 图 7 时计数电路 译码显示电路 这部分电路由 数码管组成， 一个 段译码器，具有 隐、锁存并兼有驱动功能，直接驱动 示器，通过 将二进制数转化为十进制数，从而在数码管上显示十进制数字，其电路图如下： 图 8 译码显示电路 校正时、分电路 校分电路 实现分的校准的基本思路是：断开原来正常的分输入信号即秒电路的进位信号，把频率可以认为控制的手动脉冲接入，从而实现快速的人为的分计数，当到达准确的数值后再接入正常的计数脉冲，进行正常的前进。 通过开关手动控制时 、 分脉冲输入 。以下为接线图： 图 10 校分电路 时电路 该电路与校正分的思路完全一致，只是它的正常输入信号是分的进位信号而已。以 下为整个时、分校正电路图： 图 11 时分校正电路 整点报时电路 这部分电路的要求是：在距离整点还有 10 秒的时候，每隔一秒鸣叫一次，声音共有五次，每次持续时间为一秒。其电路包括控制门电路部分和音响电路部分。其中控制门电路的功能是从时、分、秒计数电路中取出频率信号，输给音响电路。音响电路是根据控制门电路得到的频率信号驱动蜂鸣器发声的电路。以下为电路图： 图 12 整点报时电路 3 电路的安装与调试 安装调试的步骤 首先布置芯片在万能板上的位置并对各个芯片进行功能检测以确定是好的。由于总电路的各个组成电路之间是相互独立的，因此将各个电路所需的芯片布置在一起，一简化接线。 接着是接线并调试，因为各个电路的独立性，可以对各个单位电路进行单独的安装和调试，可以降低调试的难度。具体做法是：接秒、分电路部分的 60 进制、接时电路部分的 24 进制，同时接上相应的译码和显示电路，并进行测试，测试方法为给各部分电路一个手动的 过观察数码管来确定电路是否正确。再接着就是接校时电路，并对起功能进行检验，检验方法为调节电键为不同的状态，观察能否完成手动校时和正常的计数功能，反复的检验和修改接线，直到正确完成指定功能为止。 再接报时电路，并进行测试，测试的方法为将时间调到 59 分，观察当秒钟走到 50秒时是否开始报时。 当所有的布线都完成后，检测所有的功能，看是否符合要求。 电路软件仿真调式 在焊接电路前，设计的电路图先用软件 行了仿真，并成功 地实现了设计要求的功能。具体仿真电路图如下： 图 13 电路软件仿真调试 电路焊接及实物调式 电路焊接实物正面图如下： 图 14 电路实物图 实物调试具体步骤： 用示波器分别接入个单元电路，逐一进行测试并记录相关数据。 （ 1）首先用示波器检测振荡电路，测试并观察其输出波形和频率，记录频率，输出频率应为 32768 （ 2）将 32768号输入到分频电路，用示波器检测输出频率并记录。 （ 3）将 1冲信号依次输送到秒、分、时计数器，观察数码管的计数状况，并与实际时钟计数进行比较。 （ 4）测试校时电路、整点报时电路是否正常工作。 实验过程中可能存在的问题 在接好某部分电路后，可能存在一些问题，不能显示正确的结果。 （ 1）振荡电路 能输出正确的时钟频率，产生的原因可能是晶振部分出问题，可能是元件（如 电容或晶振）已坏，或者是 第 10,11 脚短地， 12 脚不拉低。 （ 2）计数电路可能会不计数，原因可能是清零端没能被下拉阻拉低，更改更小阻值的电阻。 （ 3）显示电路数码管部分段不显示，最可能是由于电路的短地或虚焊引起，用万用表检测线路的连接情况，对不良的焊接点重新焊接。 （ 4）整点报时电路扬声器不响或声音太小，扬声器不响可能是报时逻辑门电路的连接问题或是声音信号线问题，检查逻辑芯片的工作情况及导线的焊接。 （ 5）按键清零电路计数器不计数一直处于 0状态，原因可能是由于下拉电阻过大或滤波电容内部短路 使计数器清零端处高电平，应该检查滤波电容好坏，换阻值更低的下拉电阻。 总而言之，实验调式过程中可能存在有电路的接线焊接问题，芯片问题及元器件损坏问题。解决的步骤是：对着电路图检查接线，确认无误后，再进行测试，逐个检测芯片和各元件，排除电路问题。通过这个步骤，可以很容易的改正电路。 4 实验误差及分析 经过实物调试，电子数字钟的基本功能都达到设计要求，时分校时功能和整点报时功能可拿实物调到 59 分，并等到 50 秒，蜂鸣器正常工作，隔一秒鸣叫一次， 10 秒共 5 次。数字钟的精确性用真正的电子表进行时间测试，测试结果惹下表： 表 1 电子数字钟性能指标测试 标准值 20s 60s 200试值 198 596 1598 2598 9597 29595 误差（ %） 从上表可以看出，时钟存在一定的误差，主要原因可能是石英晶体振荡的特点所决定的，同时与芯片的内部结构有一定的关系，当然还有一些人为的误差。从总体来看，误差比较小，精度较高，达到了设计的要求。 5 实验结论及分析 本次课程设计通过组合逻辑电路和时序电路，成功地设计了一个具有基本功能及校正时、分和整点报时的数字电子钟。振荡电路产生秒信号，将此信号接到秒计数器的信号输入端，在秒信号的驱动下，秒计数器向分计数器进位，分计数器向时计数器进位，最后通过译码器将计数器中的状态以十进制时间的形式显示出来，因此振荡电路直接 影响时间的精度。在时、分计数器的输出端接收整点的信号，驱动蜂鸣器的频率信号，在将此信号通过放大电路放大，从而使蜂鸣器工作。 在秒向分进位的路径中加入一条用手动产生信号的路径，并通过数据选择器来选择接通两条中的手动信号，从而实现对分、时的校正。 6 实验收获、体会及建议 通过这次课程设计，我得到了很多收获和体会。第一，巩固和加深了对电子线路基本知识和理解，提高了综合运用所学知识的能力。第二，增强了根据课程需要选学参考资料，查阅手册，图表和文献资料的自学能力，提高了动手实践能力。从查阅资料到软件 使用与仿真，到各种芯片（计数器，分频器，振荡电路）的使用手册及文档的搜索与查阅，再到原理图的设计与 布线，最终到电路板的焊接与调试，整个过程中通过不断发现问题与解决问题从中收获了不少经验。同时通过独立思考，深入研究有关问题，学会自己分析解决问题的方法。第三，通过实际电路的安装调试等环节，更加掌握了简单实用电路的分析方法和工程设计方法。第四，调式过程中更加了解了一些常用的仪器的使用方法，提高了动手能力。第五，整个课程设计过程中，培养了严谨的学习方法和科学态度、培养了耐心和细心，尤其是 在布线、检查线路的时候，耐心和细心显得尤为重要，稍不留意就可能出错。 当然，此次设计还是有些地方可以改进的。首先可以根据时、分校时的方法增加校秒的电路，在秒部分加一个手动的清铃信号，作为另一种校秒的方法。其次，由于一个完整的时钟系统需要使用 6 个数码管和 6 个译码芯片，加大了成本及接线的复杂性。若显示部分电路可以尝试采用动态扫描显示的方案。用一个译码芯片加 3 块寄存芯片74过 一个 512扫描时钟通过逻辑门设计出一个动态显示的电路。 在整个设计过程中，我们体会到团队合作的重要性，我们小组成员分工合作，相互配合，保证了效率和设计的顺利完成，同时让我们明白，只有单纯的理论知识是远远不够的，还必须结合实践，将理论知识应用到实际中，这样才能让我们更好的学习。 总而言之，通过这次的设计，我们学到了很多，资料的查阅，软件的使用，硬件的设计，电路的焊接及排查、论文的撰写及排版能力都有一定的提高。 参 考 文 献 1 康华光 字部分 ） M 秦臻 武汉 ： 高等教育出版社 ，2005 . 2 杨欣 M 王玉凤 北京 ： 清华大学出版社 ， 2005. 附 录 附录 1 元器件清单 序号 名称 型号参数 数量 备注 1 石英晶振 32768 2 十进制计数 /分配器 16 脚 3 14 级二进制串行分频器 16 脚 4 七段译码器 共阳极 5 反向器 74 14 脚 6 与门（ 2 输入） 74 14 脚 7 与门（ 4 输入） 74 14 脚 8 三输入或非门 74 14 脚 9 八输入与非门 74 14 脚 10 二输入或门 74 14 脚 11 二五十进制计数器 74 14 脚 12 双 D 触发器 74 14 脚 13 555 定时器