通信电子电路第八章.ppt

+81 概 述 +82 自动增益控制电路 +83 自动频率控制电路 +84 锁相环路（PLL） +85 频率合成器 +86 APC电路简介 +反馈控制是现实物理过程中的一个基本现 象。在各种人造系统中，为准确调整系统 或单元的某些状态参数，常采用反馈控制 的方法。采用反馈控制的方法稳定放大器 增益是反馈控制在电子线路领域最典型的 应用之一。 +采用反馈控制的方法来稳定这些电路状态 参数就是: +自动增益控制（Automatic Gain Control简 记为AGC） +自动频率控制（Automatic Frequency Control简记为AFC） +自动相位控制（Automatic Phase Control 简记为APC ） +自动功率控制（Automatic Power Control 简记为APC） 81 概 述 +为稳定系统状态而采用的反馈控制系统应 是一个负反馈系统或称负反馈环路。它由 图8-1所示的三部分组成。 图8-1 反馈控制系统 81 概 述 +821 自动增益控制电路的作用 +822 增益控制电路 +自动增益控制电路组成如图8-3所示。 图8-3 自动增益控制电路 +图8-4所示为调幅接收机的自动增益控制电路 结构框图。 +在图8-4所示简单AGC电路中，当接收机一有输 入信号，AGC电路就会立即起控制作用，接收 机的增益因受控而降低，这对接收弱信号是不 利的。 图8-4 具有简单ACC电路的调幅接收机框图 +为了克服这一缺点，可采用图8-5（a）所示的延迟式AGC 电路，图中单独设置提供AGC电压的AGC检波器。 +当AGC检波器输入信号幅度大于 时，AGC电路才起作用， 其控制特性如图8-5（b）所示。 图8-5 具有延迟式ACC电路的接收机 （a）框图 （b）延迟式ACC控制特性 +1控制晶体管发射极电流实现增益控制 +晶体管放大器的增益与放大管的跨导 有关 ，而 与管子的静态工作点有关，因此，改 变发射极工作点电流 ，放大器的增益即 随之改变，从而达到控制放大器增益的目 的。 +为了控制晶体管的静态工作点电流 ，一 般把控制电压 加到晶体管的基极或发射 极上。图8-6所示是控制电压加到晶体管基 极上的AGC电路。 图8-6 AGC放大电路 +2差分放大器增益控制电路 +集成电路中广泛采用差分电路作为基本单元，差分电路的 增益控制可以通过改变其电流分配比、负反馈深度和恒流 源电流等来实现。图8-7所示是由中频放大器集成块构成 的放大电路. 图8-7 改变电流分配比的增益控制电路 +831 工作原理 +图8-8所示为AFC电路的原理框图，它由鉴频器、低通滤波 器和压控振荡器组成 为标准频率， 为输出信号频率。 图8-8 AFC电路原理框图 +832 应用举例 +自动频率控制电路广泛用作接收机和发射机中的自动频率 微调电路。图8-9所示是采用AFC电路的调幅接收机组成框 图，它比普通调幅接收机增加了限幅鉴频器、低通滤波器 和放大器等部分，同时将本机振荡器改为压控振荡器。 图8-9 调幅接收机中的AFC系统 +在AFC电路的作用下，接收机的输入调幅信 号的载波频率和压控振荡器频率之差接近 于中频。因此，采用AFC电路后，中频放大 器的带宽可以减小，从而有利于提高接收 机的灵敏度和选择性。 832 应用举例 +图8-10所示是采用AFC电路的调频发射机组 成框图。 图8-10 具有AFC电路的调频发射机框图 832 应用举例 +841 锁相环路组成与基本原理 +842 锁相环路的数学模型 +843 锁相环路的捕捉与跟踪 +844 集成锁相环路 +845 锁相环路的应用 +锁相环路也是一种以消除频率误差为目的的自动 控制电路，但它不是直接利用频率误差信号电压 ，而是利用相位误差信号电压去消除频率误差。 锁相环路基本组成如图8-11所示，它是由鉴相器 、环路滤波器和压控振荡器组成的闭合环路，与 AFC电路相比较，其差别仅在于鉴相器取代了鉴频 器。 图8-11 锁相环路基本组成 +众所周知，若两个正弦信号频率相等，则这两个 信号之间的相位差必保持恒定，如图8-12（a）所 示。若两个正弦信号频率不相等，则它们之间的 瞬时相位差将随时间变化而不断变化，如图8-12 （b）所示.。 图8-12 两个信号的频率和相位之间的关系 （a） （b） +锁相环路的性能主要取决于鉴相器、压控 振荡器和环路滹理器三个基本组成部件， 下面先对它们的基本特性予以说明。 +1鉴相器（PD） 图8-13 正弦鉴相器的相位模型 +2压控振荡器（VCO） +压控振荡器是一个电压一频率变换装置， 它的振荡角频率随输入控制电压 的变化 而变化。一般情况下，压控振荡器的控制 特性是非线性的，如图8-14（a）所示 图8-14 压控振荡器的控制特性及其电路相位模型 （a）VCO的控制特性 （b）VCO相位模型 +3环路滤波器（LF） +在锁相环路中常用的环路滤波器有RC积分 滤波器、RC比例积分滤波器和有源比例积 分滤波器等，它们的电路分别如图8-15（a ）、（b）、（c）所示。 图8-15 环路滤波器 （a）RC积分滤波器 （b）RC比例积分滤波器 （c）有源比例积分滤波器 +由图可写出它们的传递函数，现以图8-15（ b）为例，得 （8-12 ） +如果将 中的复频率s用微分算子P替换， 就可以写出描述滤波器激励和响应之间关 系的微分方程，即 （8-13 ） +由式（8-13）可得环路滤波器的电路模型， 如图8-16所示。 图8-16 环路滤波器的电路模型 +4锁相环路的相位模型和基本方程 +将图8-13、图8-14（b）和图8-16所示三个基本环 路部件的数学模型按图8-11所示环路连接，就可 以得到图8-17所示锁相环路的相位模型。 图8-17 锁相环路相位模型 +由图8-17写出环路的基本方程式为 （8-14 ） +将式（8-14）两边对 求导数并移项，得 （8-15 ） 式（8-15）是一个非线性微分方程，它完整 地描述环路闭合后所发生的控制过程。 +锁相环路根据初始状态的不同有两种自动 调节过程。若环路初始状态是失锁的，通 过自身的调节，使压控振荡器频率逐渐向 输入信号频率靠近，当达到一定程度后， 环路即能进入锁定，这种由失锁进入锁定 的过程称为捕捉过程。 +若环路初始状态是锁定的，因某种原因使 频率发生变化，环路通过自身的调节来维 持锁定的过程称为跟踪过程。 图8-18 捕捉带与同步带 （a）由低向高变化 b）由高向低变化 +由模拟电路构成的模拟锁相环路和由部分 数字电路（主要是数字鉴相器）或全部数 字电路（数字鉴相器、数字滤波器、数控 振荡器）构成的数字锁相环路两大类。无 论是模拟锁相环还是数字锁相环，按其用 途可分为通用型和专用型两类。 +1通用型单片集成锁相环路L562 +L562是工作频率可达30 MHz的多功能单片集成锁相环路， 它的内部除包含鉴相器PD和压控振荡器VCO之外，还有三 个放大器 、 、 和一个限幅器，其组成如图8-19（a ）所示，外引线端排列如图8-19（b）所示。 图8-19 L562通用型集成锁相环路 （a）内部结构 （b）外引线端排列 +压控振荡器的等效电路如图8-20所示。 图8-20 射极耦合压控多谐振荡器 +2CMOS锁相环路CD4046 +CD4046是低频多功能单片集成锁相环路， 它主要由数字电路构成，具有电源电压范 围宽、功耗低、输入阻抗高等优点，最高 工作频率为1 MHz。 +CD4046锁相环路的组成和外引线端排列分别如图8-21（a ）、（b）所示。 +由图可见，CD4046内含两个鉴相器、一个压控振荡器和缓 冲放大器、内部稳压器、输入信号放大与整形电路。 图8-21 CD4046集成锁相环路 （a）内部结构 （b）外引线端排列 +PD采用数字式鉴频鉴相器，由14、3端输 入信号的上升沿控制，它的鉴频鉴相特性 如图8-22所示。 图8-22 数字式鉴频鉴相器特性 +1锁相环路的基本特性 +总结以上分析可知，锁相环路具有以下基本特性 ： +（1）环路锁定后，没有频率误差。 +（2）频率跟踪特性。 +（3）窄带滤波特性。 +2锁相鉴频电路 +调频信号锁相解调电路组成如图8-23所示。 图8-23 调频波锁相解调电路组成 +采用集成片L562和外接电路组成的调频信号 锁相解调电路如图8-24所示。 图8-24 L562作调频信号解调电路 +3调幅波的同步检波 +采用锁相环路从所接收的信号中提取载波 信号，可实现调幅波的同步检波。其电路 组成如图8-25所示。 图8-25 采用锁相环路的同步检波电路组成 +4锁相接收机 图8-26 锁相接收机组成 +锁相接收机实际上是一个窄带跟踪环路，它比 一般锁相环路多了一个混频器和中频放大器， 由压控振荡器输出电压作为本振电压（频率为 ），它与外加接收信号（频率为 ）相混后 ，输出中频电压，经中频放大后加到鉴相器与 本地标准中频参考信号进行相位比较，在环路 锁定时，加到鉴相器上的两个中频信号频率相 等。 +851 频率合成器的主要技术指标 +852 锁相频率合成器 +大体来说，频率合成器有如下几项主要技术指标: +1频率范围 +2频率间隔 +3频率转换时间 +4频率稳定度与准确度 +5频谱纯度 +1简单锁相频率合成器 +在基本锁相环路的反馈通道中插入分频器 ，就可构成锁相频率合成器，如图8-28所示 。 图8-28 简单锁相频率合成器 +图8-29所示为用CD4046集成锁相环路构成 的频率合成器电路实例。 图8-29 CD4046组成的频率合成器实例 +2简单频率合成器存在的问题 +单环频率合成器在实际使用中存在以下一些问题 ，必须加以注意和改善。 +第一，输出频率的间隔等于输入鉴相器的 参考频率 ，因此，要减小输出频率间隔， 就必须减小输入参考频率 。 +第二，锁相环路内接入分频器后，其环路 增益将下降为原来的1N。 +第三，可编程分频器是锁相频率合成器的 重要部件，其分频比的数目决定了合成器 输出信道的数目。 +3多环式锁相频率合成器 +为了减小频率间隔而又不降低参考频率 ，可采 用多环构成的频率合成器。作为举例，图8-30示 出了三环频率合成器组成框图。 图8-30 三环频率合成器 +4吞脉冲锁相频率合成器 +（1）吞脉冲程序分频器 +吞脉冲分频器的构成如图8-31所示。 图8-31 吞脉冲程序分频器 +（2）