10珠江学院数字电子技术期末考试2卷及答案.doc

华南农业大学珠江学院期末考试试卷2011-2012学年度 下 学期 考试科目：数字电子技术考试年级：_2010_级 考试类型：（闭卷）B卷 考试时间： 120 分钟学号 姓名 年级专业 题号一二三四五六总分得分得分评卷人一、单项选择题（本大题共15小题，每小题1分，共15分）在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。1. 两输入与非门输出为0时，输入应满足【 】。A两个同时为1; B两个同时为0 C两个互为相反; D两个中至少有一个为02. 下列逻辑函数中，与相等的是【 】。A. B. C. D. 3. 与十进制数（53.5）10等值的数或代码为【 】。A.(0101 0011.0101)8421BCD; B.(35.8)16 C.(110101.1)2 ; D.(65.4)84. 下列函数中【 】式是函数Z=AB+AC的最小项表达式。A. B. C. D. 5. 逻辑函数F(A,B,C)=m(0,1,4,6)的最简“与非式”为【 】。A. Y= B. Y= C. Y= D. Y=6. 同步时序电路和异步时序电路比较，其差异在于后者【 】。A. 没有触发器 B. 没有稳定状态C. 没有统一的时钟脉冲控制 D.输出只与内部状态有关7. 逻辑电路如图11所示，A=“0”时，C脉冲来到后，D触发器【 】。图1-2A. 具有计数功能 B. 置“0” 图11 C. 置“1” D.状态不变8. OC门组成电路如图1-2所示，其输出函数F为【 】。A. F=AB+BC ； B. F=； C. F=(A+B)(B+C) ； D. F=。9. 若将一个TTL异或门（设输入端为A、B）当作反相器使用，则A、B端应【 】连接。A. A或B中有一个接高电平1； B. A或B中有一个接低电平0；C. A和B并联使用； D. 不能实现。10. 测得某逻辑门输入A，B和输出F的波形如图1-3所示，则F（A，B）的表达式为【 】。 A. F=AB B. F=A+B C. F= D. F=AB11. 测得某逻辑门输入A，B、C和输出F的波形如图1-4所示，则F（A，B）的表达式为【 】。A. F= B. F=AB+C C. F=AB+ D. 无法确定图14图1312. 下图由TTL门电路组成的各电路中，能实现 F =AB的电路是【 】。A. B. C. D. 13. 图示各个CMOS门电路输出端逻辑表达式Y=A的是【 】。100YA&100KYA&100kYA1100KYA1ENA. B. C. D.14. 图15所示电路中，CP脉冲的频率为4KHZ，则输出端Q的频率为【 】。图15A. 1 kHZ B. 2 kHZ C. 4 kHZ D. 8 kHZ15. 为实现将JK触发器转换为D触发器，应使【 】。A. J=D，K= B. K=D，J= C. J=K=D D. J=K=得分评卷人表21二、填空题（本大题共10小题，每小题1分，共10分）1. 已知某逻辑函数的真值表如表2-1所示，F的逻辑表达式为【 】。2. 逻辑图如图2-1所示，输出F的最简与或逻辑表达式为【 】。3. 逻辑图如图2-2所示，输出F的最简与或逻辑表达式为【 】。图2-1图2-24. 图23为四选一数据选择器，AB为地址信号，当AB=01时，Y=【 】。5. 半加器逻辑符号如图24所示，当A=“1”，B=“1”时，C和S分别为【 】和【 】。 6. n个输入端的二进制译码器，共有【 】个输出端。对于每一组输入代码，有 个输出端有有效电平。7. 如果对计算机键盘上108个符号进行二进制编码，则至少要【 】位二进制数码。8. 半导体数码显示器的内部接法有两种形式：共【 】接法和共【 】接法。9. 首尾相连的n位移位寄存器称为【 】计数器，其有效状态数为【 】。10. T触发器的特征方程是【 】。得分评卷人三、判断题（本大题共10小题，每小题1分，共10分）1. 在普通编码器中，任何时刻都只允许输入两个编码信号，否则输出将发生混乱。 【 】2.若两个函数具有不同的逻辑表达式，则两个逻辑函数必然不相等。 【 】3.同步时序逻辑电路具有统一的时钟CP控制。 【 】4.D触发器的特性方程为Qn+1=D,与Qn无关，所以它没有记忆功能。 【 】5.组合逻辑电路中有具有记忆功能的逻辑部件。 【 】6.触发器的0状态定义为：Q=0， =0. 【 】7.现态和次态是两个相邻离散时间里触发器输出端的状态. 【 】8.一个四位数比较器进行数值比较时，只有四位数全部比较完才能 产生比较结果。 【 】 9.设 A、B、C为逻辑变量,若A+B=A+C,则B=C. 【 】 10. 下图电路实现Y= 【 】得分评卷人四、逻辑函数化简题（本大题共2小题，每小题5分，共10分）1F（A，B，C，D）=m（0，1，2，3，6，8,10）2得分评卷人五、组合逻辑电路设计题（本大题10分）在举重比赛中，有A、B、C三位裁判，其中A为主裁判，当两位或两位以上裁判（其中必须包括A裁判在内）认为运动员上举合格，才可发出合格信号，试用与非门设计上述要求的组合逻辑电路。要求：列出逻辑状态表；写出表达式；画出逻辑图。得分评卷人六、同步时序电路分析题（本大题15分）时序逻辑电路如下图所示，设电路初始状态为Q2Q1Q0=000。列出驱动方程、状态方程、状态转换表,画出状态转换图并判断是否能自启动。得分评卷人七、N进制计数器设计题（本大题10分）利用两片74LS161构成49进制加法计数器（可在如图7-1上连线画图；74LS161功能表见附表7-1）。要求： 写出控制逻辑表达式； 画出连线图附表7-1 74161的状态表图7-1得分评卷人八、中规模集成电路实现逻辑函数题（本大题10分）。用集成二进制译码器74LS138和与非门实现逻辑函数Y=ABC+（B+C），画出逻辑图。得分评卷人九、画波形图题（本大题共3小题，前两小题各3分，最后小题4分，共10分）1. 边沿JK触发器CP、J、K的波形如下图所示,画出触发器Q与的波形,设触发器初始状态为0. 2.电路如下图所示，FF0 为J K触发器，FF1为D型触发器，它们的初始状态均为0，画出Q0、Q1的波形3.画出下图所示电路输出信号Y的波形,输入信号A、B、C的波形见下图所示。 华南农业大学珠江学院期末考试试卷2011-2012学年度 下 学期 考试科目：数字电子技术考试年级：_2010_级 考试类型：（闭卷）B卷 考试时间： 120 分钟学号 姓名 年级专业 一、单项选择题（本大题共15小题，每小题1分，共15分） 15 D B A D C 610 C B A A D 1115 B C D B A二、填空题（本大题共12小题，每空1分，共15分） 1. A+ 2.B+ 3. 4. C 5. 1，0 6. 2n 7. 7位 8. 阳；阴 9. 2n； ；2n -1 10. 三、判断题（本大题共15小题，每小题1分，共15分） 15 X x X X 610 X X X四、逻辑函数化简题（本大题共2小题，每小题5分，共10分）1F（A，B，C，D）=m（0，1，2，3，6，8,10）=2=五、组合逻辑电路设计题（本大题10分）在举重比赛中，有A、B、C三位裁判，其中A为主裁判，当两位或两位以上裁判（其中必须包括A裁判在内）认为运动员上举合格，才可发出合格信号，试用与非门设计上述要求的组合逻辑电路。要求：列出逻辑状态表；写出表达式；画出逻辑图。解答：A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111(3) 逻辑图& & ABCY & 六、同步时序电路分析题（本大题15分）时序逻辑电路如下图所示，设电路初始状态为Q2Q1Q0=000。列出驱动方程、状态方程、状态转换表,画出状态转换图并判断是否能自启动。1.驱动方程：D0 = CP0 = CP1=CP2=CPD1 = D2 = 2.状态方程：Q0n+1 =Q1n+1 =Q2n+1 =4.状态转换表：Q2nQ1nQ0nQ2n+1Q1n+1Q0n+10000010010110100010111111000001010101100001111105.状态转换图：6.能自启动七、N进制计数器设计题（本大题10分）利用两片74LS161构成49进制加法计数器（可在如图7-1上连线画图；74LS161功能表见附表7-1）。要求： 写出控制逻辑表达式； 画出连线图解：SN =S49 =110001 八、中规模集成电路实现逻辑函数题（本大题10分）。用集成二进制译码器74LS138和与非门实现逻辑函数，画出逻辑图。1）Y=ABC+（B+C）=ABC+BC+B+C2) 写出真值表A B C Y000000110101011110001010110011113) 确认变量和输入关系Z=选 3 线 8 线译码器 74LS138令A2=A ;A1=B;A0=C4) 画连线图,在输出端需增加一个与非