电工电子学第13章-门电路和组合电路.ppt

第13章 门电路和组合逻辑电路 13.1 基本门电路及其组合 13.2 TTL门电路 13.4 组合逻辑电路的分析和设计 13.5 加法器 13.6 编码器 13.7 译码器 (13.9 应用举例),1. 电子电路中的信号分为两大类：,13.1基本门电路及其组合 13.1.1逻辑电路的基本概念,tr,tf,Um,0.9Um,0.5Um,0.1Um,脉宽 tw,周期 T,实际的矩形波,数字电路所研究的问题和模拟电路相比有以下几个主要不同点： （1）数字电路中的信号在时间上是离散的脉冲信号，而模拟电路中的信号是随时间连续变化的信号。 （2）数字电路所研究的是电路的输入输出之间的逻辑关系，而模拟电路则是研究电路的输入输出之间的大 小、相位等问题。,（3）在两种电路中，晶体管的工作状态不同。数字电路中晶体管工作在开关状态，也就是交替地工作在饱和与截止两种状态，而在模拟电路中晶体管多工作 在放大状态。,饱和区,放大区,截止区,2 、三种基本逻辑关系及门电路,当决定事件的各个条件全部具备之后，事件 才会发生。,开关 A，B 串联 控制 灯泡 Y：,功能表,1)与逻辑关系 ：,二极管与门,Y=AB,真值表,当决定事件的各个条件中有一个或一个以上具备之后，事件就会发生。,功能表,2 )或逻辑关系：,二极管或门,Y=A+B,真值表,决定事件的条件只有一个，当条件具备时，事件不会发生，条件不存在时，事件发生。,功能表,真值表,3 ) 非逻辑关系：,三极管非门,真值表,1. 与非门,13.1.3基本逻辑门电路的组合,2. 或非门,3. 与或非门,5.同或运算：逻辑表达式为：,4. 异或运算：逻辑表达式为：,每行相与，各行相或,13.2.1 TTL与非门电路,13.2 TTL门电路,+5V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,TTL与非门电路,0.3V,+5V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,TTL与非门电路,3.6V,用三态门接成总线结构,13.2.2 TTL三态门电路,功能表,每一时刻，只有一个EN有效（EN=1）,13. 2. 3 TTL与非门组件,TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。,74LS00组件含有 两个输入端的与 非门四个。,1.基本运算规则,与：0 0=0 1=1 0 1 1=1 或：0+1=1+0=1+1 0+0=0 非：0=1 1=0,13.4.1逻辑代数,13.4 组合逻辑电路的分析和设计,2.逻辑代数的基本定律,交换律：A+B=B+A A B=B A 结合律：A+(B+C)=(A+B)+C A (B C)=(A B) C 分配律：A(B+C)=A B+A C A+B C=(A+B) (A+C) 反演定理：A B=A+B,A+B=A B,吸收规则：A+AB=A+B,逻辑函数表达式：,与或式,与非式,与或非式,？,3. 利用逻辑代数公式化简,=BA+B+CD,=B(A+1)+CD,=B+CD,例 ：证明AB+AC+BC=AB+AC,解：AB+AC+BC=AB+AC+(A+A)BC,加项法 Y=ABC+ABC+ABC =ABC+ABC+ABC+ABC =BC(A+A)+AC(B+B)=BC+AC,(1) 逻辑代数式,(2) 逻辑图,5. 逻辑函数的表示方法,(3) 真值表,将逻辑电路输入变量不同组合状态下所对应的输出变量的取值一一对应列入一个表中，此表称为逻辑函数的真值表。,*(4)卡诺图,已知组合逻辑电路图，确定它们的逻辑功能。,分析步骤：（1）根据逻辑图，写出逻辑函数表达式 （2）对逻辑函数表达式化简 （3）列出真值表 （4）由真值表确定逻辑电路的功能,组合逻辑电路：逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。,13.4.2 组合逻辑电路的分析,例: 分析下图逻辑电路的功能。,A,B,Y,功能:当A、B取值相同时， 输出为1, 是同或电路。,例:分析下图逻辑电路的功能。,功能: 当 AB 时, Y1=1;,当 AB 时, Y3=1;,当 A=B 时, Y2=1;,是一位数字比较器,根据给定的逻辑要求，设计出逻辑电路图。,设计步骤： （1）根据逻辑要求，定义输入输出逻辑变量并定义状态含义，列出真值表 ； （2）由真值表写出逻辑函数表达式； （3）化简逻辑函数表达式； （4）画出逻辑图。,13.4.3 组合逻辑电路的设计,三 人 表 决 电 路,例：用两输入设计三人表决电路,1,0,A,+5V,B,C,R,Y,每行相与，各行相或,三人表决电路,1,0,A,+5V,B,C,R,Y,Y=AB+AC+BC,例：设计一个数据分配器，通过控制端 E 来选择输入 A送至输出端 F1还是F2。E=0时，A送至F1, E=1时，A送至F2。,电 路,E,A,F1 F2,数据分配器电路图,13.5 加 法 器,两个二进制数相加，称为“半加”，实 现半加操作的电路叫做半加器。,C=AB,1.半加器,C=AB,半加器逻辑图,2.全加器,输入信号：加数 被加数 从低位来的进位,输出信号：本位的和 向高位的进位数,逻辑表达式,F=真值为1各行的乘积项的逻辑和,例：求两个四位二进制数的和： 全加器逻辑图为：,0 0 0 1 1 1 0 1,0,例：试用74LS248构成一个四位二进制数相加的电路,S0,S1,S2,C3,A2 B2,A1 B1,2Ci 2S 1Ci 1S,2A 2B 2Ci-1 1A 1B 1Ci -1,74LS183,2Ci 2S 1Ci 1S,2A 2B 2Ci-1 1A 1B 1Ci -1,74LS183,S3,A0 B0,A3 B3,74LS183是加法器集成电路组件，含有两个独立的全加器。,全加器、编码器、译码器、数据选择器等常用数字集成组合逻辑电路,13.6 编 码 器,编码：用数字或符号来表示某一对象或信号的过程。,n位二进制代码可以表示2n个信号,自然二进制码：按权值计算所对应十进制数的二进制的代码,8421编码：将十进制的十个数0、1、29编成4位二进制的8421代码,编码器,+5V,R10,Y3,0 1 2 3 4 5 6 7 8 9,0,1,1,1,Y2,Y1,Y0,8421码编码表,13.6 编 码 器,数字集成优先编码器74LS147,译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。,13.7 译码器,1. 变量译码器,若输入变量的数目为n，则输出端的数目N=2n,例如：2线4线译码器、 3线8线译码器、 4线16线译码器等。,现以3线8线译码器74LS138为例说明,74LS138管脚图,1,A0,A2,A2,A1,A1,A0,.,任何一个三输入变量的逻辑函数都可以用74LS138 和一个与非门来实现。,例：用74LS138实现Y=AB+BC,应用举例,工作正常时，输入均为1，电机转动