电子时钟设计--毕业论文初稿

1 电子信息工程电子信息工程 毕毕 业业 论论 文（设文（设 计）计） 题目题目：_数字时钟设计数字时钟设计 院院系：系：_安徽广播影视职业技术学院安徽广播影视职业技术学院_ 班班级：级： _09-22_ 姓姓名：名：_邓齐明邓齐明_ 指导老师：指导老师： _陆燕陆燕_ 时时间：间： 2011 年 11 月 9 日 2 引言： 数字时钟现在由于它太普偏了以至于慢慢忽略了它。随便关注一下周围 环境，留下心，发现各种地方都有它。几乎没有一部手机没有数字时钟功能，再 到现在市场上随处可见的五花八门的电子手表。 时钟，自从它发明的那天起，就成为了人类的朋友，但随着科技的飞速 的发展，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的 发展和社会信息化程度的提高，同时也使现在电子产品性能进一步提高，产品更 新换代的节奏也越来越快。人们对时间计量的精度要求也越来越高，应用越来越 广。 怎么样让时钟更好的为人民服务， 这就要求人们不断设计出新型时钟。 现金， 高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英 钟都采用了石英技术， 因此走时精度高， 稳定性好， 使用方便， 不需要经常调校， 数字式电子时钟用集成电路计时时，译码代替了机械式转动，用 LED 显示器代替 指针显示进而显示时间，减小计时误差。 数字时钟是采用数字电路实现对时分秒数字显示的计时装置， 数字钟 被广泛用于个人家庭,车站, 码头、 办公室等公共场所,成为人们日常生活中的必 需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精 度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且 大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程 序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各 种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究 数字钟及扩大其应用，有着非常现实的意义。 3 目录 引言：2 1.设计目的4 2.设计要求4 3.电路设计4 3.1 设计方案4 3.2 单元电路的设计.5 3.2.1 主体电路部分.5 3.2.1.1 振荡电路.5 3.2.1.2 时分秒计数电路设计.6 3.2.1.3 译码与显示电路8 3.2.2 扩展功功能电路的设计.9 3.2.2.1 校时电路9 4.电路总体设计与原理.10 5.总结.10 致谢11 参考文献参考文献.11 4 1.设计目的：设计目的： 设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中， 基本功能部分的有准确计时，以数字形式显示时、分、秒的时间。扩展功能部分 则具有校时功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路 中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个 共同特点就是它们都要用到振荡电路提供的 1Hz 脉冲信号。 在计时出现误差时电 路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并 且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电 路分则由扩展。 2.设计要求：设计要求： 基本功能： （1）时的计时要求为“12 翻 1” ，分和秒的计时要求为 60 进制 （2）准确计时，以数字形式显示时，分，秒的时间 扩展功能： （1）校正时间 3.电路设计：电路设计： 3.13.1 设计方案设计方案 根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如 图 1 所示。 主体电路扩展电路 图1 时显示器秒显示器分显示器 时译码器分译码器秒译码器 时计数器分计数器秒计数器 振荡器分频器 校时电路 5 由图 1 可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路 两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩 展功能。 振荡器产生的高脉冲信号作为数字钟的振源， 再经分频器输出标准秒脉冲。 秒计数器计满 60 后向分计数器个位进位， 分计数器计满 60 后向小时计数器个位 进位并且小时计数器按照“12 翻 1”的规律计数。计数器的输出经译码器送显示 器。计时出现误差时校时电路进行校时、校分、校秒。扩展电路必须在主体电路 正常运行的情况下才能进行扩展功能。 3.2单元电路的设计单元电路的设计 数字电子钟的设计方法很多种， 例如， 可用中小规模集成电路组成电子钟； 也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟； 还可以利用单片机来实现电子钟等。 在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电 路进行设计。 3.2.1 主体电路部分主体电路部分 主体电路部分的电路主要由振荡电路、计数电路、显示电路三大部分组成。 下面将对各部分电路进行设计。 3.2.1.1 振荡电路振荡电路 振荡电路由振荡器和分频器产生 1Hz 时钟脉冲和扩展部分所需的频率，下 面对振荡器和分频器两部分进行介绍。 （1 1）振荡器电路设计振荡器电路设计 秒信号发生器是数字时钟的核心部分， 它的精度和质量决定了数字时钟的质 量，通常用晶体振荡器产生的脉冲经过整形.分频获得 1HZ 的脉冲通常的电路下 图所示 图中振荡器电路由石英晶体、电阻、电容和反相器等元件组成。石英晶体产生的 频率为 f0=2 15Hz=32768Hz。石英晶体频率门 1 用于振荡，门 2 用于缓冲整形。R f 为反馈电阻 10100 M，反馈电阻的作用是为 CMOS 反相器提供偏置，使其工作 6 于放大状态。C1一般采用 535pF 半可调电容。C2是温度特性校正用的电容，一 般取 20405pF，电容 C1、C2与晶体共同构成型网络，完成对振荡频率的控制， 并提供必要的 180 0相移。 （2）分频电路设计分频电路设计 该电路有石英晶体振荡器、14 位二进制计数器/分频器 CMOS 集成电路 CD4060 和 TTL 集成电路 74LS74 双 D 触发器组成。该电路由石英晶体振荡器产生 的 32768Hz（即 2 15）时标信号，不能直接用来作为数字钟计数的输入信号，必须 将它变为周期为 1s 的脉冲信号，因此，还要对时标信号进行 15 分频。14 位二 进制计数器/分频器 CMOS 集成电路 CD4060，由它可以得到 14 分频信号，经过 CD4060 内部 14 级二分频器分频后从 CD4060 的 Q14脚输出，变为频率为 2Hz 的巨 型波，再将 TTL 集成电路 74LS74 双 D 触发器中的一个触发器接成计数器型，完 成 15 级分频，即可得到周期为 1s 的脉冲信号。振荡器与分频器连接电路如图 2 所示 图 2 振荡器与分频器连接电路 Rf与 CD4060 反相器组成反向放大器，Rf使反相器偏置在线性放大区，Rf取 10M ；C2取 30pF；C1取 5/30pF 半可调电容，调节 C1使振荡频率达到标准值。 3.2.1.2 时时.分分.秒计数电路设计秒计数电路设计 六十进制计数器六十进制计数器 “秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数 器和一级六进制计数器连接构成，如图 3 所示，是采用两片中规模集成电路 74LS90 串接起来构成的“秒” ， “分”计数器。 7 图 3 由图 3 可知， U1 是十进制计数器， U1 的 QD 作为十进制的进位信号， 74LS90N 计数器是十进制异步计数器，用反馈清零法来实现十进制计数，U2 和与非门组 成六进制计数。74LS90N 是在 CP 信号的下降沿触发下进行计数，U2 的 QA 和 QC 相与 0101 的下降沿，作为“分（时） ”计数器的输入信号。U2 的输出 0110 高电 平 1 分别送到计数器的 R01、R02 端清零，74LS90N 内部的 R01、R02 与非后清零 而使计数器归零，完成六进制计数。由此可见，U1 和 U2 串接实现了六十进制计 数。 二十进制计数器二十进制计数器 “时” 计数为 24 进制的， 在本设计中 24 进制的计数电路也是由两个 74LS90 组成的二十四进制计数电路，如图 4 所示。 8 由图 4 看出，当“时”个位 U4 计数器输入端 A（14 脚）来到第 10 触发信号时， U4 计数器清零， 进位端 QD 向 U3 “时” 十位计数器输入进位信号， 当第 24 个 “时” （来自“分”计数器输出的进位信号脉冲到达时 U3 计数器的状态位“0100” ，U4 计数器的状态为“0010” ，此时“时”个位计数器的 QC,和“时”十位计数器的 QB 输出都为“1” ，相与后为“1” 。把它们分别送入 U3 和 U4 计数器的清零端 R01 和 R02，通过 74LS90N 内部的与非后清零，计数器复零，从而完成二十四进制计 数。 3.2.1.3译码与显示电路设计译码与显示电路设计 用七段发光二极管来显示译码器输出的数字，显示器有两种：共阴极和共阳 极显示器。74LS48 译码器译码的是高电平，所以对应的显示器应为共阴极显示 器。在本设计中用的是解码七段排列显示器，即包含译码器的七段显示器。其图 形管脚如下图 5 所示： 9 图 5 U2 是一个解码七段排列显示器，由 1、2、3、4 脚输入二进制数，就可显示 数字； 而 U3 是个译码器，和未解码的七段显示管 U1 也可以构成显示器，连接如上 面所示。 3.2.2 扩展功功能电路的设计扩展功功能电路的设计 3.2.2.13.2.2.1 校时电路设计校时电路设计 当刚接通电源或计时出现误时， 都需要对时间进行校正。 校正电路如下图 6 所示： 图 6 10 4 4 电路总体设计与原理：电路总体设计与原理： 由第三章介绍的电路各个部分的子电路构成的各个部分的功能及数字时钟 的系统原理框图，可以清楚的知道了总体的电路情况。 由晶体振荡器和反相器构成的振荡器产生的 32768mHz 的高频信号经过 CD4060 分频产生 2Mz 标准在经 74LS74 双 D 触发器分频获得 1Mz标准的秒脉冲信号， 进 入 60 进制的“秒”计时， “秒”的分位进入 60 进制的“分”计时，最后，由分 的“时”进位进入 24 进制的“时”计时。 在电路中，还有由门电路和开关构成的校时电路对电路的“时” ， “分”进 行校时，得到正确的时间。 5 5 总结：总结： 我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解， 但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东 西与实践相结合。从中对我们学的知识有了更进一步的理解。 毕业设计已告一段落，从一开始接到“数字钟电路设计”这个题目，到一步 步地完成，总的来说，我形成了自己的设计思想、思路清晰、能够合理地查阅对 自己有帮助的资料、 不懂的问题及时向老师请教等。 在此次的数字钟设计过程中， 更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。 虽是第一次做设计，也没有紧张难做的感觉，而是有条不紊地进行，我想这 与自己平时思考问题的习惯。 电子这门课程虽然是我们大一开设的专业课， 但我设计电路中有一些芯片，我还是没见过的，所以我翻阅了很多关于电子芯片 的有关书籍。在做毕业设计的过程中又得到指导老师的鼓励，自然感觉轻松了许 多。通过做毕业设计我对数字钟相关知识有了较系统的了解，学到了很多东西。 如如何利有 CD4060、74ls74 分频、74ls90 如何产生 60 进制如何产生 24 进制、 74ls48 如何进行译码以及如何实现教时等。 电子产品再我们的日常生活中有着越 来越重要的地位，对于时间准确性问题也是非常重要的，所以对于如何有电子设 计数字钟也是非常重要的，而且，钟表成了我们生活中必不可少的一部分。 在做毕业设计的过程中，不仅复习了专业知识，锻炼了计算机应用能力，特 别是对 Word 软件的使用，对创建目录等有了新的了解。整体来说我的计算机应 用水平还行，经过这次的毕业设计，不但复习巩固了三年来所学的部分专业课， 学习了如何利有电子芯片设计数字钟的过程，而且锻炼了独立解决问题、搜索资 料的能力，可谓不虚此行。或许有了这次搞设计的经验，在以后工作中应对设计 类的问题会得心应手。 11 致谢致谢 毕业设计完成了，在这个过程中我学到了很多东西。首先我要感谢我的指导 老师陆燕， 她在我完成论文的过程中， 给予了我很大的帮助。 在论文开始的初期， 我对于论文的结构以及文献选取等方面都有很多问题，整体构思不是很明确，段