毕业设计（论文）-DCDC变极性电压转换器设计.doc

摘 要ICL7660/7662是美国哈里斯公司生产的变极性DC/DC变换器，它是数字电路与模拟电路结合的电路。通过电压换器可以将正电压输入变为负电压输出，即VI和VO的极性相反。其中，变换器利用振荡器和电路模拟开关实现电压极性的转换，因而静态电流小、转换效率高、外围电路简单。本文首先介绍了集成电路的发展情况和ICL7660/7662芯片的原理与应用，针对RC振荡器、电平转换器、分频器、电压转换器进行了简要的电路原理分析。然后，从已有的版图照片入手，根据版图和芯片的特点，对版图进行了模块划分，从各个版图模块中提取电路图，并对电路进行功能分析；同时，提取电路的设计规则，对版图相应管子的尺寸进行测量，利用cadence软件中的spectre模块进行功能仿真分析，将仿真结果与理论分析结果进行比较，验证提取电路图的正确性；再依据0.6um设计规则，对原有版图进行了改进设计，原版图是铝栅工艺，而在设计中改为硅栅工艺，同时将原来的P阱工艺改为N阱工艺，分别画出各模块的版图，对设计的版图进行了设计规则检查（DRC）和版图与电路原理图对照（LVS）验证，得到完整的版图。通过对ICL7660/7662芯片版图的提取与仿真分析，该电路可以实现电压极性的转换。经过工艺的改进，减少了工艺制作中的横向扩散，使栅源漏交叠电容最小，使电路转换效率提高，提高了电路的性能。关键词：版图；工艺；电压转换器 I Abstract ICL7660/7662 chip is the variable polarity DC/DC converters from U.S Harris company, which is composed of digital and analog circuits. The positive input voltage can be converted into the negative voltage output with the DC/DC converter. Namely, VO and VI are opposite voltages. The conversion was achieved with the oscillator circuit voltage and circuit analog switchs. Therefore, the chip has small static current, high conversion efficiency, simple external circuit.The development of IC is firstly introduced. The application and principle of ICL7660/7662 chip are discussed in the thesis. The RC oscillator circuit, the power-converters, the crossover and the voltage converter are also analyzed. Then, according to the characteristics of the layout, the circuit schematics are extracted with various modules. At the same time, the design rules are extracted, and the sizes of the MOS transistors are measured. Simulation analysis of circuit function is carried out with the spectre module of cadence software. Simulation results are compared with theoretical analysis, the accuracy of the extraction circuit is verified. The original layout is improved based on 0.6 um design rules. The original process is Al-gate technology, Si-gate technology is adopted in the newly layout. N-well technology replaces the original P-well technology. The layouts of every module are drawn. After design rule checking (DRC) and the (LVS) verification are carried out, the complete layout is attained. After ICL7660/7662 chip circuits are extracted and simulated, voltage conversion functions are realized. Since the process is improved, the horizontal proliferation is reduced to get small overlap capacitance between the source, drain and gate, the conversion efficiency is improved and the performance of the circuit is enhanced.Key words: layout design; process; voltage converter II 目 录摘 要IAbstractII第1章 绪 论11.1 集成电路的发展前景11.2 电压转换器的介绍21.2.1 主要特点21.2.2 ICL7660/7662的引脚功能21.2.3电路原理图31.2.4 应用电路31.3 本文的研究内容5第2章 电路图提取62.1 电路图提取过程72.1.1 RC振荡器电路图提取72.1.2二分频器电路图提取92.1.3电压转换器电路图提取102.2抗ESD保护电路的提取及分析122.3版图尺寸测量13第3章 电路原理分析与仿真153.1 RC振荡器原理分析与仿真153.2 二分频器原理分析与仿真203.3 电压转换器原理分析与仿真233.4 总体电路原理分析与仿真24第4章 电路版图设计264.1版图设计264.2工艺选取264.3 版图绘制284.3.1 振荡器版图绘制284.3.2 分频器版图绘制284.3.3 电平转换器版图绘制294.4 电路总体版图304.5电路版图DRC、LVS验证31第5章 结 论32参考文献33致 谢34 IV沈阳工业大学本科生毕业设计(论文)第1章 绪 论1.1 集成电路的发展前景以MOSVLSI为代表的微电子技术给人们的工作和生活带来了巨大的变革,特别是现在发展到信息时代，微电子技术更是必不可少的关键技术之一。自80年代以来，全球微电子工业的产品迅速增长，每年平均约增长15%，1994年的增长率已超过25%，销售额首次突1000亿美元大关，达到1097亿美元，预计到2000年将超过2000亿美元。微电子产品正在向着高性能化、高智能化、低电压化和微型化方向不断发展1。CMOS电路由于具有逻辑摆幅大、静态功耗极低、抗干扰能力强等优点，80年代取代了NMOS电路发展成为VLSI的主流技术。传统的CMOS电路中NMOS管和PMOS管是成对出现的，这不仅影响了集成度的提高，而且增大了输入电容，影响了电路速度的提高。为了改善CMOS逻辑电路的速度，发展了几种不同的CMOS逻辑系列，其中CPL是最有吸引力的一种新的电路形式，实现一位全加器传统 CMOS电路需要40个元件2 ,而CPL电路只要28个MOS管。更重要的是CPL电路减小了输入电容，提高了速度，在同样工作电压下CPL电路比传统CMOS电路的延迟时间减小一半左右，这就意味着在同样速度情况下CPL电路比传统CMOS电路的功耗减小5倍左右。为了进一步提高CMOS电路的速度，又发展了BiCMOS技术，先进的BiCMOS电路不是简单地在CMOS电路的输出级增加Bipolar器件做驱动3，而是把CMOS低功耗、高集成密度的优点和Bipolar高速度的优点很好地结合起来。由于PN结自建势不能按比例缩小，限制了BiCMOS在未来低电压的VLSI中的应用。一种采用双极晶体管瞬时饱和技术的全摆幅BiCMOS电路TS2FS2BiCMOS可以在亚2V电源电压实现很高的工作速度，当然它的代价是增加了元件。对于模拟电路或数模混合电路，BiCMOS将是很有价值的技术。SOICMOS从根本上消除了CMOS产生闩锁效应的机制，具有许多晶硅CMOS不可比拟的优点，特别是近些年发展起来的薄膜全耗SOICMOS具有很好的性能，更适合于深亚微米的VLSI发展的需要。1.2 电压转换器的介绍1.2.1 主要特点ICL7660/7662是美国哈里斯公司生产的变极性DC/DC变换器。通过该DC/DC变换器可以将正电压输入变为负电压输出，即VI与Vo的极性相反。这种变换器利用振荡器和多路模拟开关实现电压极性的转换,因而静态电流小、转换效率高、外围电路简单。另外，ICL7660/7662还具有如下特点4：工作电压范围宽 (+ 1. 510. 5V) ；可将 CMOS或 TTL的 + 5V电压转换成- 5V；空载时没有内部压降, 转换效率达99.7%，接负载后本身耗电小于0. 5mA,但可向负载提供1020mA的电流，其转换效率为95% 3. 5VDD时，此端开路；V 3. 5VDD时，应将此端接地，以改善电路的低压工作性能；OSC(7)：振荡器外接电容或时钟输出端。此端不接电容时，振荡频率为 10kHz，若需降低内部振荡频率，应外接电容C。当C=l00pF时，flkHz；C=1000 pF时，f100Hz。振荡信号亦可由此端引出；VDD（8）：正电源端，范围为 1.510.5V。1.2.3电路原理图ICL7660的内部框图如图1-2所示。它主要由RC振荡器、二分频器、四只由场效应管构成的模拟开关、逻辑控制器、电平转换器和稳压器组成。工作时，RC振荡器产生的振荡频率f经过二分频后变成5kHz, 然后再经电平转换器去控图1-2 ICL7660的内部框图制模拟开关SW1SW4,其中SW1为P沟道场效应管,SW2SW4均为N沟道场效应管。模拟开关SW1和SW2为一组 ,SW3和SW4为另一组，由于这两组开关交替通断，且二分频后得到的是对称方波，所以它们分两个半周期工作。在上半周期，SW1与 SW2闭合，SW3和SW4断开，C1被充电到VDD；在下半周期，SW3和SW4闭合，SW1与SW2断开，C1的正端接地，负端接V O，由于C1与C2相并联，C1上的部分电荷将转移到C2以在C2上形成负压输出。在模拟开关作用下，C1不断充电,其两端压降维持在VDD值4。1.2.4 应用电路（1）典型应用电路利用图1-3电路可将+ 5V电源变换成5V电源。图中的C1、C2均采用10F的钽电容,以提高电源转换效率。需要指出的是：当VDD + 6.5V时，为避免芯损坏，输出电路须串接一个二极管VD，该电路的最大负载电流为10mA。图1-3 典型应用（2）并联电路为降低变换器的输出阻抗,提高带载能力,可将多片ICL7660并联使用。两只 ICL7660的并联电路图如图1- 4所示。 图1-4并联电路其中每只ICL7660各用一只电容C1，输出端用一只电容C2。（3）串联电路采用串联方式可获得多倍压输出，具体电路如图1-5所示。图1-5 串联使用在ICL7660/7662串联时，一般将第一只芯片的输出端与第二片GND端相连。（4）正倍压电路由ICL7660/ 7662组成的正倍压电路如图1-6所示。 图1-6 正倍压电路当将VO端（5）脚接地而将LV端开路时,模拟开关SW2和SW4将不起作用。其等效电路见图6（b）。当 SW3接通而 SW1断开时，VDD经过VD1对C1充电，最终使VC1 = VDD。而当SW3断开时，C1的负端呈悬浮电位。SW1导通时的跳变电压VDD就与VC1叠加并经过VD2传给C2。因此，输出电压为：VO= 2VDD-2VF式中，2VF为VD1和VD2的正向压降之和。若忽略约2VF约（1. 4V）VO = 2VDD 。1.3 本文的研究内容本文主要研究数模混合芯片ICL7660的设计。主要要进行如下工作：（1）从已有的版图照片入手，根据版图和芯片的特点，对版图进行了模块划分。（2）从各个版图模块中提取电路图，并对电路进行功能分析。（3）针对RC振荡器、电平转换器、分频器、电压转换器进行了简要的电路原理分析。（4）提取电路的设计规则，对版图相应管子的尺寸进行测量，利用cadence软件中的spectre模块进行功能仿真分析（5）将仿真结果与理论分析结果进行比较，验证提取电路图的正确性。（6）再依据0.6um设计规则，对原有版图进行了改进设计，原版图是铝栅工艺，而在设计中改为硅栅工艺，同时将原来的P阱工艺改为N阱工艺，分别画出各模块的版图。（7）对设计的版图进行了设计规则检查（DRC）和版图与电路原理图对照（LVS）验证，得到完整的版图。6第2章 电路图提取通过阅读ICL7660的相关文献了解该芯片的相关功能及其工作原理，研究芯片引脚功能，对照版图，找出电源与地，从压焊块的走线可以看出电源线和地线都很粗，一般为对称放置5，确定该版图属于P阱工艺，而且为铝栅，从而可以确定NMOS管和PMOS管分布的区域。根据其工艺特点对版图进行分析提取。由于该芯片的介绍中提到该电路主要由四个模拟开关、RC振荡器、二分频器、电平转换器组成，结合版图知四个尺寸很大的管子显然为四个模拟控制开关。于是将该版图分成几个模块进行分析提取可以使思路更加清晰明了。因此我将该版图分成三个模块研究。原版图的分块情况如图2-1所示： 图2-1 原版图的分块情况该题目所用版图为芯片腐蚀后所照的照片，一套是带铝的照片，用它可以确定电路是如何连接的；另一套是去铝的照片，从照片上可以看到栅、有源区和多晶硅电阻及连线桥等。根据版图的染色可以总结出元件在版图中绘制中实现的基本规律：以下所说只是针对颜色出现多次进行的描述。（1）棕色为多晶硅，其跨在橙色（P型）或绿色（N型）区域上形成MOS管。（2）在走线比较复杂时采用过桥的办法，即作一层扩散。（3）图中接触孔为白色。（4）橙色阱内的绿色方框为P阱内的N+注入，形成二极管。2.1 电路图提取过程按照上文中所提到的该电路是铝栅的且为N井工艺，电路分三个模块进行提取分析。由去铝的版图可清晰辨认出栅极，确定了管子的数目，根据带铝的版图连线。其次可以根据染色初步假设出管子的类型，这种假设可以在版图提取过程中逐一得到验证，验证方法是：由说明书确定了电源线和地线的走向，若没有说明书可以根据铝线的粗细和在版图中的分布得出，由布局布线规律可知电源线和地线若在外部则围绕在版图四周，若在内部则多以插指形布局，且铝条较宽。判断出电源线和地线，就可以根据两套版图的对照画出电路图。2.1.1 RC振荡器电路图提取振荡器的原版图如图2-2 所示：图2-2 振荡器的原版图见版图中有一处金属面积很大的覆盖区，在集成电路的制作工艺中电容是图2-3振荡器的电路图一个重要的参数，我们一般常见的是MOS管中的寄生电容，象上图中的电容很少，主要是受制造工艺的限制，因为这样电容的电容值一般只能是6，要想实现一个大电容要面临芯片材料的浪费。上图中由于不知道该芯片的工艺参数故无法对其计算，只能进行估算，可以结合仿真结果进行调整。振荡器电路如图2-3所示。 电阻也是集成电路中的重要参数，在版图中电阻一般用多晶实现，如图2-4所示的电阻主要是由多晶实现，为了节省芯片面积，通常把电阻的版图画成折叠型，即图2-4所示的形式，这时电阻的版图拐角处不在是矩形6，在计算电阻值需要将其在拐角处划分为三个正方形见下图2-5（a）。图2-4 电阻的版图而通常在绘制版图时需要避免出现拐角，因此使用连线来连接各个独立的电阻。电阻的计算方法为RW/L7。没有拐角的电阻版图如图2-5（b）所示。（a）带拐角的电阻 （b）没有拐角的电阻版图图2-5 电阻的版图2.1.2二分频器电路图提取二分频器的原版图如图2-6所示，由版图可以看出铝线走线比较规则，很多管子都是共源共漏。而且在提取时可以看到有很多NMOS管和PMOS管对称出现组成了传输门或非门，且每对管子的栅之间用一个反向器连接。将提出的电路整理知该电路为由传输门实现的二分频器。 图2-6 二分频器的原版图二分频器的电路如图2-7所示：图2-7 二分频器的提取电路2.1.3电压转换器电路图提取电压转换器的原版图如图2-8所示：图2-8 电压转换器的原版图电压转换器电路2-9所示：图2-9 电压转换器的提取电路版图中同样可以看见两块面积较大的铝，也是电容。我们还可以见到如图2-10所示的版图，该版图是为了走线方便而做的扩散，这样可以减少一层金属布线8。图2-10 过线桥电压转换器中有很多模块，但最关键的就是模拟开关部分。总体版图中我们可以看见很多并联的管子，它们所组成的管子尺寸特别大。这些管子在工作时等效为一个沟道宽度较大的MOSFET,其沟道宽度等于各个MOSFET沟道宽度的总和（可视为各个MOSFET的沟道长度相同），版图上的特点是所有的栅端接到一起，所有的漏端接到一起，所有的源端接到一起，即相邻的MOSFET共享源端或漏端。该版图有两个优点9：（1）版图面积较小；（2）减小了源端和漏端的耗尽层电容。第二个优点在设计模拟电路或者存在闩锁效应的输出驱动电路时很常用。MOS开关的原版图如图2-11所示：图2-11 模拟MOS开关的原版图MOS开关的电路如图2-12所示：图2-12 MOS开关的电路图2.2抗ESD保护电路的提取及分析由版图可以看出在压焊块附近都有如图2-13的结构，从图中可以看出输入信号经一条铝线与二极管D1的负极相连，D2的正极连在NMOS1管的栅极上，D1、D2都做在P阱内，并通过阱连在一起接地，D1的负极接电源，故D1、D2组成了ESD保护电路，D1、D2两个二极管很近，有寄生PNPN效应，所以采用保护环结构，抑制Latch-up效应。但是一般的保护电路有一个电阻的连接，保护电路版图如图2-13所示：图2-13 保护电路版图 二极管的一个重要应用是静电泄放ESD保护，对于MOS电路来说，MOSFET的输入阻抗是容性的，来自片外的少量电荷通过压点连到片内MOS管的栅上，会导致MOSFET栅氧化层击穿。为了避免氧化层击穿可采用图2-14电路。图2-14 抗ESD保护电路电路图其保护机理为9：当压点上的电压出现较大的负瞬变或正瞬变时，图中都会有一个二极管正偏，为MOSFET栅上的过量电荷提供低阻泄放通路，以实现电路保护。二极管D1可以对PMOS管的栅极进行良好的保护，而D2可以对NMOS进行保护，此保护电路将输入的正电位限制在Vdd+VF,负电位限制在Vss-VF(VF为Pn结正向压降）。保护电路中的电阻，可以起良好的限流作用。保护电阻R也可以限制保护二极管击穿或正向导通的电流，使二极管免遭破坏性的击穿。如果一个过大的正电压加到输入压焊块上，那么这个电阻就会吸收沿输入线的电平。2.3版图尺寸测量由于缺少原版图的设计规则因此只能通过测量确定长宽比的关系。MOS管的沟道长是指从设计尺寸中减去横向扩散的长度10，宽是指栅与有源区重合的部分详见图2-15所示。这里需要注意铝栅与硅栅在制造工艺上的区别。将版图放大一定倍数进行测量，这里所测的数据可能存在一定的误差，可以在原理图仿真时对其进行修正。图2-15 管子尺寸的测量对于电容和电阻的测量主要计算其面积即可，但要注意有拐角电阻的测量与计算。对于并联的管子要记住长不变宽相加，串联的管子宽不变长相加。35第3章 电路原理分析与仿真3.1 RC振荡器原理分析与仿真振荡信号可以由三种形式的振荡器产生：（1）LC振荡器。这种振荡器，由于LC体积大、频率变化范围小、品质因数Q值较小，故一般不太适合用于低频信号振荡器，而在一般高频信号振荡器中使用较多11。（2）差频振荡器。由一稳定的基准频率振荡器与可调频率振荡器产生差频信号，此差频信号经过低频滤波、放大后作为信号源输出信号。这种振荡器频率覆盖面宽，缺点是受高频基准振荡器频率稳定度的影响很大，所以输出频率稳定性较差，在低频端尤为显著，使用时需要经常校正。（3）RC振荡器。RC振荡器用电阻代替了电感器，使结构简单、紧凑，不仅降低了成本，而且还具有较高的频率稳定性，调节使用较方便，因而在低频信号发生器中被广泛地应用。典型的RC振荡器叫做文氏电桥振荡器12。文氏电桥振荡器的优点是：在同一频段内比LC振荡器的频率范围宽，其频率变化比值(以最高频率与最低频率之比表示)可达101，而LC振荡器只有31左右。振荡波形是正弦波，失真小。频率稳定性高，在所有的工作频率范围内，振幅几乎等于常数。低频信号发生器中多采用这种电路。有所提取的原理图分析该振荡器为RC振荡器。该电路中的振荡器可视为奇数个反相器构成的带正反馈的闭合环路，即环路振荡器，属于自激振荡。则环路振荡器的振荡频率为fosc=1/n(tpHL+tnHL)。n为环路振荡器中的反相器数目。在反相器中由于MOS管具有寄生电容寄生电阻，当输入从0到VDD时，输出电压会衰减下降，衰减的时间常数为13。在输出信号中输出信号的10%到90%为上升时间，输出信号的90%到10%为下降时间，输出的50%点和输入的50%点之间的延迟时间记为TPLH和TPHL, TPLH和TPHL分别对应输出从低到高和从高到低的情形。对于一个环路振荡器的传输延迟为两者之和，在振荡器中间加入一些电容可以增大延迟调节振荡频率。在做仿真分析时我们可以发现电容C0决定振荡周期，n3管的宽长比影响占空比。 分析器件的宽长比（W/L）主要由电路的上升时间tr和下降时间tf决定。上升时间tr是指在输入阶跃波的条件下，输出信号从0.1VDD上升到0.9VDD所需的时间，下降时间tf则指的是在输入阶跃波的条件下，输出信号从0.9VDD下降到0.1VDD所需的时间。 （3-1） （3-2）式中，由于版图中不涉及纵向参数，在此仅就横向参数予以分析。通常在设计倒相器时，要求输出波形对称，也就是trtf，因为是在同一工艺条件下加工，NMOS和PMOS的栅氧化层的厚度相同，如果NMOS和PMOS的阈值电压数值相等，则其导电因子KPKN。由导电因子的表达式可以得到如下结论：式中n2.5p。图3-1 三态反相器的电路图该电路中存在三态反相器，三态反相器的电路图如图3-1所示，NC端加高电平可以使电路按正常反相器工作，加低电平就可以把输出强制为高阻态13，这种电路可用于多个电路模块共享一条数据总线的情形。因此在ICL7660电路中将NC端悬空，即保持该反相器始终工作在正常反相器的工作状态下，以完成电路功能。另外在电路的OSC端有一个传输门，传输门的电路图如图3-2所示，CLK信号（选通信号）为低电平时，MOS管导通，把输入信号传送到输出端；输入和输出之间的电阻约为14。由于NMOS传输管可以无损失的传输低电平，而PMOS传输管可以无损失的传输高电平15，所以，把NMOS管和PMOS管并联连接，就构成了可以无损失的传输高电平和低电平的CMOS传输门，CMOS传输门的传输延迟为 15。图3-2 传输门的电路图按照2.3节对版图尺寸的测量，将每个管子的长宽比确定后，选择AMI 0.6 C5N(3M,2P,high-res),HP 0.6工艺，对仿真原理图进行绘制。由于测量和工艺选择的误差需要对相应管子的尺寸进行修改，在修改过程中可以确定该振荡器的占空比是由n3管的电阻和电容决定的，周期由电容C0决定，该电路要求的到10kHz的振荡频率，且为方波输出，调整这两处即可。RC振荡器的仿真原理图如图3-3、3-4所示：图3-3 电源电压为5V的RC振荡器仿真原理图图3-3 电源电压为3V的RC振荡器仿真原理图RC振荡器仿真波形如图3-5、3-6所示： 如图可知该振荡器可以实现方波信号的输出，在电源电压为3V时，输出为峰值为3V周期为100us，占空比为50%的方波，在电源电压为5V时，输出为峰值为5V周期为100us，占空比为50%的方波，因此在调整了一系列管子的长宽比后使得占空比满足要求，这是因为占空比是与电阻成正比，而管子的电阻是由长宽比决定的。调整中发现负载电容C0决定了该振荡器的周期，电容值与周期成反比。所以在做仿真时改变管子的宽与电容值即可，不同的电源电压对应调整的电容值不同。图3-5 3V电源电压的仿真波形图3-6 5V电源电压的仿真波形每次反相器改变输出状态都要对负载电容进行充放电。如果反相器的输入周期为T，频率为f的方波，反相器从VDD抽取的电流的平均值为： 16 。只有当PMOS管导通时，VDD才提供电流。反相器的平均功耗是。由上式知，动态功耗是时钟频率的函数。 在CMOS电路中，采用了很多办法来降低功耗，动态电路的一个主要优点就是其低功耗特性，据估算该振荡器电路的动态功耗很低。3.2 二分频器原理分析与仿真该电路所选用的分频器是由D触发器实现的，D触发器的构成一般有3种形式：一是由与非门和非门构成的上升沿触发的D触发器，该电路采用了三个反相器，为其提供了足够的延迟，但是它对时钟信号的上升时间和下降时间的最大值有一定要求；二是由与非门实现的带置位和复位功能的D触发器；三是有传输门实现的上升沿D触发器，即该电路中所提取的实现二分频器的触发器。图3-7 D触发器的电路D触发器的电路如图3-7所示，当输入时钟信号CLK为低电平时，D的逻辑值被送到节点A，值被送到节点B。传输门T2和T3关断，节点C上保持着前一个时钟脉冲上升沿时锁存的数据，该数据被送到触发器的输出端。当CLK转换为高电平时，传输门T1和T4关断，T2、T3导通，节点C上锁存新数据，新数据通过反相器被送到触发器的输出端。详见D触发器的特性表ICL7660电路中的二分频器的实现只要将输出端Q接到输入端D即可。D触发器的特性表如表3-1所示：表3-1 D触发器的特性表DQQ001101010011图3-8 二分频器的仿真原理图二分频器的电路仿真结果如图3-9、3-10所示：图3-9 5V电源电压的仿真波形图3-10 3V电源电压的仿真波形由仿真结果知在CLK端输入周期为100u、振幅为3V或5V的方波信号时经过分频器得到为周期为200u、振幅为3V或5V的对称方波信号。3.3 电压转换器原理分析与仿真在数字电路中，电压产生电路的最常见应用是产生一个负的衬底偏压，即：衬底不是接地，而世界一个负电压。通常，这个负电压有如下好处：（1）稳定NMOS管的域值电压；（2）增加扛锁存能力；（3）防止n+注入区和p衬底之间的PN结正偏；（4）允许芯片输入为负电压，同时又不会使PN结正偏；（5）防止衬底的局部电压高于地；（6）减小n+注入区和p衬底之间的耗尽层电容；（7）减小亚域值泄漏电流。在该电路中的四个模拟开关中，S3和S4的衬底要保持对源极的反压，但又不能吧开关电阻提高很多。在电路启动时，或是在输出短路的情况下，必须根据输出电压来调整衬底的偏压。若做不到这一点，就会使能量大量损耗，并且会导致器件闩塞。ICL7660采用了一个逻辑网络来解决这个问题，这个网络在转换电压的同时检测输出电压，然后根据输出电压调整S3和S4的衬底电压以维持必要的反压。电压转换器的仿真原理图如图3-11所示：图3-11 电压转换器的仿真原理图电压转换器的仿真结果如图3-12、3-13所示：图3-12 仿真结果的折叠输出形式图3-13仿真结果的分开输出形式要注意两波形输出时的间隙，输出对称的方波使四个模拟开关分两组轮换工作。3.4 总体电路原理分析与仿真总体电路的的仿真结果如图3-14、3-15。在电源电压为3V时输出近似为-3V, 在电源电压为5V时输出近似为-1.5V,模拟开关的工作也受衬底电压控制的，由于在提取时忽略了衬底功能的问题，因此在作仿真分析时出现仿真结果失败的情况。见图1-2中电平转换器的输出控制四个模拟开关，要用四个模拟开关工作必须保持其一致性，SW3和SW4的衬底要保持对源极的反压，但又不能开关电阻提高太多。而且，在电路启动时，或是在输出短路的情况下，必须根据输出电压来调整衬底的偏压，做不到这一点会使能量大量损耗，导致器件闩塞。在做电路分析时由于时间有限没有分析到这一点，没有将SW3，SW4的衬底电压调整到必须的反压。而在电源电压不同时对衬地电压的调整方式也不同，因此在5V时电压转换器的输出偏离实际结果很严重。图3-14 电源电压为3V时的输出波图3-15电源电压为5V时的输出波形第4章 电路版图设计4.1版图设计 （1）集成电路版图是一种与制造工艺相关的、分层的精确平面制图。版图中的“层”指的是绘图层，绘图层又分为需要输出的层 CMOS 工艺中的阱、有源区等，以及不需要输出的层，如标注层。其中需要输出的层通常对应于工艺过程中的掩模板。版图是一种平面制图，仅用来确定每层的平面尺寸和各层之间的相对位置关系，而一个器件的纵向尺寸是由制造工艺本身决定的，在版图没有反映。版图的精确性既体现在层内图形尺寸的精确性，也体现在各层之间相对位置的精确性。 （2）版图设计应服从制造工艺所确定的设计规则。设计规则是保证芯片能够成功制造的重要准则，设计规则又分为绝对设计规则和可基于最小尺寸分辨率的设计规则，即规则，这里一般最小线宽的一半。在正式的设计中，设计规则通常由芯片制造厂家提供。（3）版图设计应服从原理图的设计。在一个正向的设计中，版图中的晶体管的尺寸是在原理图设计阶段由仿真结果确定的，除非同时承担电路设计任务，一般版图最终需要与原理图进行对比，以保证与原理图的一致性。 （4）版图设计与芯片性能有很大的关系，一个好的电路设计可能毁于一个糟糕的版图设计。一个版图工程师应对制造工艺有比较深刻的认识，应该预见到制造工艺的非理想性和各种寄生效应对电路性能的影响。4.2工艺选取由于本题目电路提取是以芯片的照片为基础，要对版图进行准确的验证就必须应用工具，本文应用了Cadence软件包中的Virtuoso LE（版图设计工具）进行版图的绘制。原版图是N衬底P阱铝栅工艺，所绘制版图要改为P衬底N阱硅栅工艺，因此单纯的照抄版图是不可以的，所以本文就版图的设计规则进行了调整。由于该DC/DC电压转换器的芯片出产较早，它所采用的设计规则，和现在集成电路工艺的发展水平相比已经是比较落后的了，所以本文的版图绘制采用了0.6um的设计规则进行绘制，下面具体对设计规则和版图绘制进行说明。表4-1 典型的0.6um的P阱CMOS工艺几何设计规则工艺设计参数规则A. N阱区A.1N阱最小宽度A.2N阱最间小间隔(相同电位)A.3 N阱最间小间隔（不同电位）1068B. 有源区或薄氧化层区B.1有源区最小宽度3B.2有源区之间的最小间隔3B.3N阱内P+区至阱边最小间隔5B.4N阱内N+区至阱边最小间隔3B.5N阱至阱外N+区的最小间隔5B.6N阱至阱外P+区的最小间隔3335335C. 多晶硅C.1多晶硅最小宽度C.2多晶硅间最小间隔C.3多晶硅至有源区的最小间隔C.4多晶硅栅在有源区的最小伸展2212D. P+区（或N+区）D.1 P+区对有源区的最小覆盖D.2 P+区最小宽度D.3在毗邻接触中有源区的最下交叠D.4 P+区至N+栅（或N+区至P+栅）最小间距E 接触孔E.1接触孔的最小边长E.2多晶硅接触孔最小间距E.3有源区接触孔的最小间距E.4有源区对接触孔的最小覆盖271322224.3 版图绘制4.3.1 振荡器版图绘制RC振荡器的版图如图4-1所示：该版图的管子比较长，可采用串联管子的方式进行绘制，可以减少版图尺寸和工艺制作的麻烦。但是版图中电容的尺寸很大，很浪费版图面积，可以考虑选择介电常数大一些的材料进行绘制，但是由于时间不足没有将该项工作进行完整。图4-1 振荡器的版图4.3.2 分频器版图绘制图4-2 分频器的版图4.3.3 电平转换器版图绘制图4-3 电压转换器的版图该版图的电容比较大，因此绘制出的版图被电容占据了很大的面积，浪费版图面积，在制造时浪费芯片资源，因此要选择介电常数小的绘图层进行绘制，但是受工艺的限制没有找到合适的。在绘制版图时的特殊设计以及注意事项：（1）接触连接时包括金属与N+注入区和P+注入区的接触连接，金属与多晶硅的接触以及衬底接触等。为了保证有效的欧姆接触，对各种连接点必须保证足够的接触面积和一定的接触区的覆盖量，必要时采取多点接触。（2）P阱由注入杂质深扩散形成，横向扩散伴随纵向扩散发生，所以P阱与最近邻的P+注入区应保持一定间隔。在阱内的NMOS管源漏区与阱边的间隔则以薄氧化层与阱边的最小间隔来限定。（3）阱、衬底与电源、地的正确可靠的接触对电路可靠性非常重要。例如多点接地，要极力避免形成寄生闩锁效应。在MOS结构中对于G和S、D的交叉，要求二者都要多延伸出来一段。G的延伸主要是要保证S、D不短路，S、D的延伸时为了能保证正常进出与连接。（4）该原版图图中，在NMOD、PMOS管的多晶硅栅极都覆盖了铝条，这是因为该版图中的MOS管宽长比都较大，在栅极加电压使栅极上的出现电位差，造成Ids不均匀（5）在绘制电容的版图时，我们从上述版图知版图的面积比较大，占用大量芯片，而且不符合集成电路的要求，因此需要恰当的选择相关工艺进行绘制。（6）在绘制电阻电路时尽量避免用到拐角电阻，可以用连线来连接各个电阻块。（7）在版图的绘制时尽量保持版图的排布紧密，尽量保持版图的对称性，以减少芯片面积。4.4 电路总体版图电路的总体版图如图4-4所示：该版图布局有很大的问题，有待于进一步改进，电路版图应尽量紧凑，减少版图面积，制作时减少材料的浪费。图4-4 总体电路版图4.5电路版图DRC、LVS验证对绘制完的版图逐一进行DRC设计规则检查，将版图中有错误的地方按照设计规则进行修改，一般均为尺寸不合适的问题，可以按照CIW窗口中的提示进行修改。在版图绘制过程中如果每次操作都进行DRC检查可以在整体版图中更容易的发现错误。上述版图进行DRC检测时均通过。版图的DRC通过后，再进行LVS匹配检查，以检查在版图中实际形成的电路原理图中的电路是否一致。实现LVS的步骤是首先让计算机根据提取规则，识别版图中形成的晶体管、电阻、电容等基本电路元件以及这些元件的连接关系，生成一个SPICE网表。上述版图进行LVS匹配检查均通过。LVS的OUTPUT窗口如图4-5所示：图4-5 LVS的OUTPUT窗口由图4-5可以看出电路的版图与原理图是匹配的，在对匹配性进行修改时参照上图即可以看出，LVS验证后得出的版图与电路图中各自的器件数，以及不匹配数，当电路图和版图不匹配数都为0，即出现The net-lists match，则LVS验证通过。第5章 结 论本文主要是研究一种DC/DC变极性电压转换器，其中变换器利用振荡器和电路模拟开关实现电压极性的转换，因而静态电流小、转换效率高、外围电路简单。经过前期的理论准备，后期的上机操作，最后对该电路有了初步的了解。对集成电路设计有了更深的理解和认识，掌握了Cadence软件的基本使用和集成电路设计的逆向设计过程。在这次工作中我学会以下内容：（1）根据版图照片提取电路，并能对版图有深入的了解，了结集成电路的制作工艺。（2）通过提版图和了解芯片性能能够对电路进行一系列的仿真分析，从而验证所提原理图的正确性，但是由于相关知识的欠缺和时间的不足对电路的理解不是很透彻，以至于输出结果不是很理想。（3）通过这次工作让我掌握了Cadence软件的基本操作，深刻理解了集成电路的仿真过程。（4）通过对其进行分析和版图绘制，对操作中出现的问题进行分析；应用Cadence软件Virtuoso Layout Editor绘制版图。对版图进行了DRC和LVS的验证。（5）通过对版图工艺的改进，减少了工艺制作中的横向扩散，使栅源漏交叠电容最小，使电路转换效率提高，提高了电路的性能。在做毕业设计的几个月中