可编程逻辑器件基础及应用实验指导书

可编程逻辑器件基础及应用实验指导书 可编程逻辑器件基础及应用实验指导书 南通大学电子信息学院 南通大学电子信息学院 2007 年 8 月 2007 年 8 月 南通大学电子信息学院 1、目的和任务 可编程逻辑器件基础及应用是一门侧重掌握可编程逻辑器件的基本结构 和原理的课程。 重点是使学生掌握基于可编程逻辑器件的数字系统的设计和测试 方法，了解数字系统设计中现场可编程逻辑系统的设计技巧。通过上机学习，学 生不仅可以系统地复习、巩固该课程的基本理论，而且培养学生解决问题能力和 创新能力。 2、教学基本要求 能熟练使用 Quartus II 软件，利用硬件描述语言，基于可编程逻辑器件，了 解数字系统设计中现场可编程逻辑系统的设计技巧。 3、实验条件 （1） 、PC 机、Quartus 软件 （2） 、GW48 型 EDA 实验开发系统（EP1K30TC144-3） 4、实验内容和学时分配 序号 实验内容 学时 1 实验一 可逆计数器的设计 设计一个 4 位二进制可逆计数器 2 2 实验二 8 位8 位定点乘法器的设计 采用 Verilog HDL 进行 8 位8 位定点乘法运算电路 的设计仿真，学生可以选择采用树型结构、流水线式、简 单的移位相加迭代结构和改进的移位相加迭代结构四种 方案中的两种进行设计实现 2 3 实验三 简易电子钟的设计 设计一个简易电子钟，小时计数器为“12 翻 1” ；分 计数器为 8421BCD 码 60 进制计数器 2 4 实验四 数字跑表电路的设计 设计数字跑表电路，跑表的计时范围为 0.01s 至 59min59.99s，计时精度 10ms 2 5 实验五 交通灯控制器设计 设计一个交通灯控制器，在 A、B 方向各有红、黄、 绿三盏灯；交通灯控制器按照 10s 的节拍工作，各灯亮 的时间相等 2 6 实验六 伪随机信号产生器的设计 设计一个 M 序列脉冲产生器电路，能循环输出 “000100110101111” 脉冲序列 2 1 南通大学电子信息学院 7 实验七 数字频率计的设计 设计一个数字频率计，可以测量 1999999Hz 范围 的频率 2 8 实验八 正弦波形发生器电路设计 设计一个具有多种功能的正弦波形发生器电路， 要求 能持续稳定地输出正弦波形，学生可以从调频、调相或调 幅功能中至少选择一种功能完成 2 5、实验成绩 实验成绩的评定由实验的验收等级和实验报告等级两个部分组成，各占 50%。实验的验收等级和实验报告等级均采用 5 个等级，即优、良、中、及格和 不及格。实验成绩占本课程平时成绩的 50%。 2 南通大学电子信息学院 实验一 可逆计数器的设计 实验一 可逆计数器的设计 1、实验目的与要求 掌握可逆计数器的基本原理和设计方法，了解数字系统的设计规格制定，器 件选型和性能评估方法。要求设计一个 4 位二进制可逆计数器，并且具有复位和 置数的功能。M1 和 M0 是计数器的工作方式控制端，控制方式为：当 M1M0 为 00 时，工作方式为复位；当 M1M0 为 01 时，工作方式为置数；当 M1M0 为 10 时，工作方式为加计数；当 M1M0 为 11 时，工作方式为减计数。 2、实验内容 （1） 、在 Quartus 开发环境下，建立工程，并将可逆计数器的硬件描述语 言程序输入； （2） 、完成编译、调试、仿真和下载验证，分析实验结果，判断其正确性。 3、教学形式 （1） 、本实验为验证性验证性实验，学生在实验前预习实验指导书； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、能熟练地在 Quartus 开发环境下，建立工程，并将可逆计数器的硬 件描述语言程序输入，并进行编译和调试，排除编译后的错误； （2） 、正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真和时 序仿真； （3） 、掌握基于 ACEX1K 系列 EP1K30TC144-3 器件的下载验证方法（采用 模式 1） 。 5、思考题 （1） 、如果要求的是设计一个带有异步复位和异步置数端的 4 位二进制可逆 计数器，那么该如何进行设计？ （2） 、 在下载之前， 如果引脚锁定后没有再次编译， 下载时会出现什么情况？ 3 南通大学电子信息学院 实验二 8 位实验二 8 位8 位定点乘法器的设计 8 位定点乘法器的设计 1、实验目的与要求 掌握 8 位8 位定点乘法运算的工作原理和运算过程， 以及运用 Verilog HDL 进行设计，并在 Quartus II 上完成编译、调试和仿真的方法。要求被乘数和乘数 分别为 a7:0 和 b7:0，运算的结果为 c7:0。学生可以选择采用树型结构、流 水线式、 简单的移位相加迭代结构和改进的移位相加迭代结构四种方案中的两种 进行设计实现。 2、实验内容 （1） 、选择两种方案，分别进行 Verilog HDL 设计； （2） 、在 Quartus 开发环境下，建立工程，并将两种不同设计方案实现的 8 位8 位定点乘法器的硬件描述语言程序输入； （3） 、完成编译、调试和仿真，分析实验仿真结果，判断其正确性。 3、教学形式 （1） 、本实验为设计性设计性实验，学生应该在实验之前预习实验指导书，并完成 实验内容中的第（1）个步骤； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验进行中学生完成其余的实验步骤，并对两种不同的设计方案的实 验结果进行分析，比较它们的最高工作频率和占用的逻辑资源数目； （4） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、掌握树型结构、流水线式、简单的移位相加迭代结构和改进的移位相 加迭代结构四种方案的工作原理和运算过程； （2） 、能熟练地在 Quartus 开发环境下，建立工程，并将 8 位8 位定点 乘法器的硬件描述语言程序输入； （3） 、能熟练地进行编译和调试，排除编译后的错误； （4） 、正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真和时 序仿真。 4 南通大学电子信息学院 5、思考题 （1） 、根据实验的结果，如果优先考虑提高乘法器的运算速度，那么应该采 用哪种设计方案比较合适？ （2） 、根据实验的结果，如果优先考虑减少乘法器占用的逻辑资源数目， 那么应该采用哪种设计方案比较合适？ 5 南通大学电子信息学院 实验三 简易电子钟的设计 实验三 简易电子钟的设计 1、实验目的与要求 掌握简易电子钟的基本原理， 以及运用 Verilog HDL 进行设计， 并在 Quartus II 上完成编译、调试、仿真和下载验证的方法。 要求简易电子钟的小时计数器为“12 翻 1” ；分计数器为 8421BCD 码 60 进 制计数器。输入变量为：时钟 clk，直接清零 reset；输出变量为：小时计时变量 为 Q15Q7，其中 Q15Q12 为小时的十位，Q11Q8 为小时的个位；Q7Q0 为分计时变量，其中 Q7Q4 为分的十位，Q3Q0 为分的个位，上述计时变量 均采用 8421BCD 码。 2、实验内容 （1） 、在 Quartus 开发环境下，建立工程，并将简易电子钟电路的硬件描 述语言程序输入； （2） 、完成编译、调试、仿真和下载验证，分析实验结果，判断其正确性。 3、教学形式 （1） 、本实验为验证性验证性实验，学生在实验前预习实验指导书； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、能熟练地在 Quartus 开发环境下，建立工程，并将简易电子钟电路 的 Verilog HDL 程序输入，并进行编译和调试，排除编译后的错误； （2） 、正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真和时 序仿真； （3） 、掌握对简易电子钟电路进行下载验证的方法（采用模式 7） 。 5、思考题 （1） 、如果要求设计的是带有秒计数器的电子钟，即秒计数器也要按照 8421BCD 码 60 进制计数器工作，那么该设计应如何修改？ 6 南通大学电子信息学院 实验四 数字跑表电路的设计 实验四 数字跑表电路的设计 1、实验目的与要求 掌握数字跑表电路的工作原理和设计，以及运用 Verilog HDL 进行设计，并 在 Quartus II 上完成编译、调试、仿真和下载验证的方法。 要求通过两个按键来控制计时的起点和终点，一个是清零控制按键，用于设 置跑表为初始零状态；另一个则是开始/停止控制按键，在清零控制按键无效的 时候，按一下开始/停止键则计时器开始计时，再按一下则暂停计时，再按一下 则继续计时。设计的具体要求如下： （1）数字跑表的计时范围为 0.01s59min59.99s，计时精度为 10ms。 （2）具有异步清零、启动、计时和暂停功能。 （3）输入时钟频率为 100Hz。 （4）要求数字跑表的输出能够直接驱动数码管显示。 2、实验内容 （1） 、在 Quartus 开发环境下，建立工程，并将数字跑表电路的硬件描述 语言程序输入； （2） 、完成编译、调试、仿真和下载验证，分析实验结果，判断其正确性。 3、教学形式 （1） 、本实验为验证性验证性实验，学生应该在实验之前预习实验指导书； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、能熟练地在 Quartus 开发环境下，建立工程，并将简易电子钟电路 的 Verilog HDL 程序输入，并进行编译和调试，排除编译后的错误； （2） 、正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真和时 序仿真； （3） 、掌握对数字跑表电路进行下载验证的方法（采用模式 7） 。 7 南通大学电子信息学院 5、思考题 （1） 、设计要求中的输入时钟频率为 100Hz，但是实际的实验开发系统上如 果没有提供这个频率，那么该如何实现这一要求呢？ 8 南通大学电子信息学院 实验五 交通灯控制器设计 实验五 交通灯控制器设计 1、实验目的与要求 掌握交通灯控制器电路的工作原理，以及运用 Verilog HDL 进行设计，并在 Quartus II 上完成编译、调试、仿真和下载验证的方法。要求设计一个交通灯 控制器，在 A、B 方向各有红、黄、绿三盏灯；交通灯控制器按照 10s 的节拍工 作，各灯亮的时间相等。在下载时，各个数码管的数值均以十进制减法计数器的 方式工作。 2、实验内容 （1） 、画出交通灯控制器电路的状态转换图； （2） 、状态编码（状态编码的类型任选，如独热码、格雷码和二进制码等） ； （3） 、编写 Verilog HDL 程序； （4） 、完成编译、调试和仿真； （5） 、在 GW48 型 EDA 实验开发系统下载验证。 3、教学形式 （1） 、本实验为验证性验证性实验，学生在实验前预习实验指导书，并完成实验内 容中前面 3 个步骤； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、能熟练地画出交通灯控制器电路的状态转换图； （2） 、能准确地区分独热码、格雷码和二进制码等状态编码的概念，熟练地 进行状态分配。学会利用 parameter 语句进行状态常量的定义； （3） 、熟练掌握编译、调试和仿真的方法； （4） 、掌握在 GW48 型 EDA 实验开发系统下载验证的方法（模式 9） 。 5、思考题 （1） 、如果交通灯控制器按照 5s 的节拍工作，各灯亮的时间相等，那么该 9 南通大学电子信息学院 设计将应该如何修改？ （2） 、对于交通灯控制器电路来说，如果状态编码采用二进制码，那么状态 寄存器至少需要几位的位宽？如果状态编码采用格雷码， 那么状态寄存器至少需 要几位的位宽？如果状态编码采用独热码，那么状态寄存器至少需要几位的位 宽？ 10 南通大学电子信息学院 实验六 伪随机信号产生器的设计 实验六 伪随机信号产生器的设计 1、实验目的与要求 掌握 M 序列脉冲发生器的基本原理，以及运用 Verilog HDL 进行设计，并在 Quartus II 上完成编译、调试、仿真和下载验证的方法。要求设计一个 M 序列脉 冲产生器电路，能循环输出“000100110101111” 脉冲序列。 2、实验内容 （1） 、在 Quartus II 开发环境下，建立工程，并将 M 序列脉冲发生器的硬 件描述语言程序输入； （2） 、完成编译、调试、仿真和下载验证，分析实验结果，判断其正确性。 3、教学形式 （1） 、本实验为验证性验证性实验，学生在实验前预习实验指导书； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、能熟练地在 Quartus II 开发环境下，建立工程，并将 M 序列脉冲发 生器的硬件描述语言程序输入； （2） 、能熟练地进行编译和调试，排除编译后的错误； （3） 、正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真和时 序仿真； （4） 、掌握对 M 序列脉冲发生器电路进行下载验证的方法（采用模式 0） 。 5、思考题 （1） 、若要求能循环输出“00010011010111101”脉冲序列，则设计程序应该 如何修改？ 11 南通大学电子信息学院 实验七 数字频率计的设计 实验七 数字频率计的设计 1、实验目的与要求 掌握数字频率计的基本原理，以及运用 Verilog HDL 进行设计，并在 Quartus II 上完成编译、调试、仿真和下载验证的方法。要求设计一个数字频率计，可以 测量 1Hz999999Hz 范围的频率。 2、实验内容 （1） 、在 Quartus II 开发环境下，建立工程，并将数字频率计的硬件描述 语言程序输入； （2） 、完成编译、调试、仿真和下载验证，分析实验结果，判断其正确性。 3、教学形式 （1） 、本实验为验证性验证性实验，学生在实验前预习实验指导书； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、能熟练地在 Quartus II 开发环境下，建立工程，并将数字频率计的 硬件描述语言程序输入； （2） 、能熟练地进行编译和调试，排除编译后的错误； （3） 、正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真和时 序仿真； （4） 、掌握对数字频率计电路进行下载验证的方法（采用模式 0） 。 5、思考题 （1） 、如果要求设计的数字频率计可以测量的频率范围是 1Hz99MHz，那 么该设计应该如何修改？ 12 南通大学电子信息学院 实验八 正弦波形发生器电路设计 实验八 正弦波形发生器电路设计 1、实验目的与要求 掌握正弦波形发生器的基本原理，以及运用 Verilog HDL 进行设计，并在 Quartus II 上完成编译、调试、仿真和下载验证的方法。要求设计一个具有多种 功能的正弦波形发生器电路， 要求能持续稳定地输出正弦波形， 学生可以从调频、 调相或调幅功能中至少选择一种功能完成。 2、实验内容 （1） 、在 Quartus II 开发环境下，建立工程，并将正弦波形发生器的硬件 描述语言程序输入； （2） 、完成编译、调试、仿真和下载验证，分析实验结果，判断其正确性。 3、教学形式 （1） 、本实验为设计性设计性实验，学生在实验前预习实验指导书； （2） 、指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实 验中的难点和注意事项进行一定的说明； （3） 、实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准 （1） 、能熟练地在 Quartus II 开发环境下，建立工程，并将正弦波形发生 器的硬件描述语言程序输入； （2） 、能熟练地进行编译和调试，排除编译后的错误； （3） 、正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真和时 序仿真； （4） 、掌握对正弦波形发生器电路进行下载验证的方法（采用模式 5） 。 5、思考题 （1） 、如何在 Quartus II 中调用参数化的模块库？ （2） 、如果要求设计一个三角波发生器，那么该设计应该如何修改？ 13 南通大学电子信息学院 GW48 EDA 系统使用说明 GW48 EDA 系统使用说明 1 实验电路信号资源符号图说明 (1）附图 1-1a 是 16 进制 7 段全译码器，它有 7 位输出，分别接 7 段数码管的 7 个显示 输入端：a、b、c、d、e、f 和 g；它的输入端为 D、C、B、A，D 为最高位，A 为最低位。例 如，若所标输入的口线为 PIO1916，表示 PIO19 接 D、18 接 C、17 接 B、16 接 A。 (2）附图 1-1b 是高低电平发生器，每按键一次，输出电平由高到低、或由低到高变化一 次，且输出为高电平时，所按键对应的发光管变亮，反之不亮。 (3）附图 1-1c 是 16 进制码（8421 码）发生器，由对应的键控制输出 4 位 2 进制构成的 1 位 16 进制码，数的范围是 00001111，即H0 至HF。每按键一次，输出递增 1，输出进 入目标芯片的 4 位 2 进制数将显示在该键对应的数码管上。 (4） 直接与 7 段数码管相连的连接方式的设置是为了便于对 7 段显示译码器的设计学习。 以图 NO.2 为例， 如图所标 “PIO46-PIO40 接 g、 f、 e、 d、 c、 b、 a” 表示 PIO46、 PIO45.PIO40 分别与数码管的 7 段输入 g、f、e、d、c、b、a 相接。 (5）附图 1-1d 是单次脉冲发生器。每按一次键，输出一个脉冲，与此键对应的发光管也 会闪亮一次，时间 20ms。 （6）附图 1-1e 是琴键式信号 发生器，当按下键时，输出为高 电平，对应的发光管发亮；当松 开键时，输出为高电平，此键的 功能可用于手动控制脉冲的宽度。具有琴键式信号发生器的实验结构图是 NO.3。 2 实验电路结构图 NO.0 实验电路结构图 HEX PIO2PIO3PIO4PIO5PIO7PIO6 D1D2D3D4D5D6D7D8 D16D15D14D13D12D11 数码1数码2数码3数码4数码5数码6数码7数码8 SPEAKER 扬声器 译码器译码器译码器译码器译码器译码器译码器译码器 FPGA/CPLD PIO15-PIO12 PIO11-PIO8 PIO7-PIO2 HEX 键1键2键3键4键5键6键7键8 PIO47-PIO44 PIO43-PIO40 PIO39-PIO36 PIO35-PIO32 PIO31-PIO28 PIO27-PIO24 PIO23-PIO20 PIO19-PIO16 目标芯片 附图 1-1 实验电路信号资源符号图 附图 1-2 实验电路结构图 NO.0 14 南通大学电子信息学院 附图 1-3 实验电路结构图 NO.1 附图 1-4 实验电路结构图 NO.2 15 南通大学电子信息学院 实验电路结构图 NO.3 译 码 器 译 码 器 译 码 器 译 码 器 译 码 器 译 码 器 译 码 器 译 码 器 D9 D16 D15 D14 D13D12D11D10 D8 D7 D6 D5 D4D3D2D1 PIO8PIO9PIO10PIO11PIO12PIO13 PIO14PIO15 扬 声 器 12345 6 7 8 目 标 芯 片 FPGA/CPLD PIO0 PIO1 PIO2 PIO3 PIO4 PIO5 PIO6 PIO7 键 1键 2键 3键 4键 5 键 6 键 7 键 8 PIO15-PIO8 PIO47-PIO44 PIO43-PIO40 PIO39-PIO36 PIO35-PIO32 PIO31-PIO28 PIO27-PIO24 PIO23-PIO20 PIO19-PIO16 附图 1-5 实验电路结构图 NO.3 附图 1-6 实验电路结构图 NO.4 16 南通大学电子信息学院 VS（PIO44） HS（PIO43） B（PIO42） G（PIO41） R（PIO40） GND PIO45 PIO465 1 3 PS/2接口 VCC J7 4接PC机 串行通讯接口 接口电路 单片机接口电路 235 RS-232 B4 12MHZA 键 复位 P34 P33 P32 X1 X2 P31 P30 P35 RST GND 1 2 3 4 5 6 7 8 9 10 VCC PIO11 PIO12 PIO13 PIO14 AT89C2051 EU3 P37 P10 P11 P12 P13 P14 P15 P16 P17 VCC 11 12 13 14 15 16 17 18 19 20 PIO15 PIO24 PIO25 PIO26 PIO27 PIO28 PIO29 PIO30 PIO31 7.2K P29-A14)27512(PIN30-VCC,PIN3-A15, PIN29-WE)628128(PIN30-VCC,PIN3-A14, RAM/ROM P29-WE)62256(PIN30-VCC,PIN3-A14, 6264(PIN30-VCC,PIN29-WR) PIN30-A17,PIN3-A15,PIN29-A14)29C040(PIN31-WE,PIN1-A18, PIN3-A15,PIN29-A14)27040(PIN31-A18,PIN30-A17, PIN29-A14)27020(PIN30-A17,PIN3-A15, P29-A14)27010(PIN30-VCC,PIN3-A15, R78 200 R77 200 R76 200 10 5 4 8 7 6 14 13 3 2 1 视频接口 VGA J6 A18/A19 A18/A15/WE PIO49 VCC SLA17 RAM_EN VCC GND SLRAM PIO26 PIO25 PIO24 PIO32 PIO33 PIO34 PIO35 PIO36 PIO37 PIO38 PIO39 PIO14 PIO47 PIO10 PIO48 PIO9 PIO46 PIO45 PIO11 PIO12 PIO13 PIO8 PIO15 PIO31 PIO30 PIO29 PIO28 PIO27 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 1716 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 VCC GND 27080 27040 27020 27010 27512 27256 2764 628128 62256 6264 VCC A17/VCC WR/A14 A13 A8 A9 A11 OE A10 CS1 D7 D6 D5 D4 D3GND D2 D1 D0 A0 A1 A2 A3 A4 A5 A6 A7 A12 A14(A15) A16 10K VCC VR1 PIO31 PIO29 PIO30 PIO28 PIO27 PIO26 PIO25 PIO24 13 14 15 16 4 D7 D6 D5 D4 D3 5 D2 6 D1 D07 PIO37 +5 JP2 51pFC27 JP2(COMP) COMP LM311 VCC 10K -12 +12 4 8 2 3 TL082/1 AIN0 AOUT 102 103 5.1K R72 7 6 5 TL082/2 8 4 1 +12 -12 滤波0 滤波1 FIT COMM EU2 DAC0832 1 18 17 10 3 2 WR1 FB 9 3 211 IOUT1 IOUT2 12 /CS WR2 XFER A GND D GND VREF 8 VCC 20 VCC JP2(1/2,3/4) D1 PIO8 D2D3D4D5D6D7D8 PIO9PIO10PIO11PIO12PIO15PIO14PIO13 实验电路结构图 NO.5 SPEAKER 扬声器 FPGA/CPLD 目标芯片 12345678 D16D15D14D13D12D11D10D9 PIO47-PIO44 PIO43-PIO40 PIO39-PIO36 PIO35-PIO32 PIO31-PIO28 PIO27-PIO24 PIO23-PIO20 PIO19-PIO16 译码器译码器译码器译码器译码器译码器译码器译码器 PIO15-PIO8 PIO0 PIO1 PIO2 PIO3 PIO4 PIO5 PIO6 PIO7 键1键2键3键4键5键6键7键8 PIO8 JP2(5/6) PIO8 (23) (24) 12 16 27 26 10 CLOCK 750KHZA FIT 102 C30 103 C29 PIO37 PIO35 COMM COMP ADEOC ADEN JP2 20 18 16 14 12 10 8 6 4 2 19 17 15 13 11 9 7 5 3 1 0 2 1 +5V AIN0 AIN1 ref(-) ref(+) IN-1 IN-0 6 9 22 25 7 17 14 15 8 18 19 20 21 EU1 ADC0809 PIO16 PIO17 PIO18 PIO19 PIO20 PIO21 PIO22 PIO23 PIO32 PIO33 PIO35 PIO34 msb2-1 2-2 2-3 2-4 2-5 2-6 2-7 lsb2-8 EOC ADD-A ADD-B ADD-C ALE ENABLE START 附图 1-7 实验电路结构图 NO.5 17 南通大学电子信息学院 附图 1-8 实验电路结构图 NO.6 D16D15D14D13D12D11D9 D8 PIO47 D7 PIO46 D6 PIO45 D5 PIO44 D4 PIO43 D3 PIO42 D2 PIO41PIO40 D1 NO.7 实验电路结构图 SPEAKER 扬声器 FPGA/CPLD 目标芯片 12345678 PIO0 PIO2 PIO3 PIO4