（信号与信息处理专业论文）雷达信号处理在fpga中的ip核设计与实现.pdf

摘要 随着雷达信号处理技术的不断发展，通用化、系统化、模块化的设计标准日 益受到人们的重视，而f p g a 和可复用i p 核技术的发展使之成为可能。文中从三 个方面进行口内核的开发，一是采用硬件描述语言实现雷达信号处理d 核设计； 二是在s o p c 设计思想的指导下，结合f p g a 中提供的嵌入式处理器p o w e r p c ， 实现小型实时信号处理单元的设计；三是利用x i l i n x 公司推出的s y s t e mg e n e r a t o r 工具集，实现d d s 模块设计。其中重点是对雷达信号处理口核的设计。 结合脉冲压缩多普勒雷达信号处理流程，文中主要对自适应波束形成、数字 下变频和脉冲压缩三种雷达信号处理算法进行口核设计。自适应波束形成模块采 用浮点脉动阵结构实现，该结构从两个方面进行设计，一方面是自定义浮点格式 及该格式下的浮点运算单元的设计；另一方面是对现有脉动阵结构的优化改进， 并在硬件上进行了实现。 结合项目需求，文中采用低通滤波法设计了数字下变频模块，提出了采用 r a m 资源设计的滤波器实现方法；并分别在时域和频域对脉冲压缩算法进行了 仿真和实现。 关键字：脉动阵自适应波束形成脉冲压缩数字下变频p o w e r p ci p 核 a b s t r a c t w i t hi n c r e a s i n g d e v e l o p m e n t o fr a d a rs i g n a l p r o c e s s i n gt e c h n o l o g y , i t i s b e c o m i n gv e r yi m p o r t a n tt o a t t a c ht h es i g n i f i c a n c et ou n i v e r s a l ，s y s t e m a t i ca n d m o d u l a rd e s i g ns t a n d a r d s ，a n dap o s s i b i l i t yw i t ht h ed e v e l o p m e n to ff p g aa n d r e u s a b l ei pc o r et e c h n i q u e i pc o r ed e v e l o p m e n ti sp r e s e n t e di nt h r e ea s p e c t s f i r s t , r a d a rs i g n a lp r o c e s s i n gi pc o r ei sr e a l i z e db yu s i n gt h eh a r d w a r ed e s c r i p t i v el a n g u a g e ； a n dt h e n ，b a s e do nt h es o p cd e s i g ni d e aa n dc o m b i n e dw i t h 也ee m b e d d e dp r o c c e s o r p o w e r p cp r o v i d e db yf p g a ，i n t e g r a t e dr e a l - t i m es i g n a lp r o c e s s i n ge q u i p m e n ti s a c h i e v e d ；f i n a l l y , t h es y s t e mg e n e r a t o rt o o l sa f f o r d e db yx i l i n xc o m p a n yc o n t r i b u t e s t oar a t h e rc o n v e n i e n ts y s t e md e s i g n t h ee m p h a s i so ft h i sp a p e ri st h ed e s i g no fr a d a r s i g n a lp r o c e s s i n gi pc o r e s c o m b i n e dw i t ht h ef l o wo fs i g n a lp r o c e s s i n go ft h ep u l s ec o m p r e s s i o nd o p p l e r r a d a r , t h i sp a p e rd e s i g na n di m p l e m e n ta l g o r i t h m sf o ra d a p t i v eb e a m f o r m i n g ，d i g i t a l d o w nc o n v e r s i o na n dp u l s ec o m p r e s s i o n t h ea d a p t i v eb e a m f o r m i n gm o d u l a ri s d e s i g n e db yu s i n gf l o a t p o i n ts y s t o l i ca r r a ys t r u c t u r er e a l i z e di nt w op a r t s ：o n ei st h e a c h i e v e m e n to ft h ec u s t o mf l o a t i n g - p o i n tf o r m a ta n dt h ef l o a t i n g - p o i n ta l g o r i t h mu n i t ； t h eo t h e ri st h ei m p r o v e m e n to nt h ee x i s t i n gs y s t o l i ca r r a ys t r u c t u r ew i t ht h e i m p l e m e n t a t i o no nh a r d w a r e c o m b i n e dw i t ht h ep r o j e c t - s p e c i f i cr e q u i r e m e n t ，d i g i t a ld o w nc o n v e r s i o nm o d u l e m a i n l yc o n t a i n st h el o w - p a s si m p l e m e n t a t i o n ，a n dar e l a t i v e l yn o v e lm e t h o di sr a i s e d i nt h i sp a p e rf o rf i l t e rr e a l i z a t i o n t h es i m u l a t i o no fp u l s ec o m p r e s s i o na l g o r i t h ma n d t h er e a l i z a t i o no ft h em e t h o db o t hi nt i m ed o m a i na n df i - c q u e n c yd o m a i na r ea l s o r e s p e c t i v e l yg i v e n k e y w o r d s ：s y s t o l i ca r r a y a d a p t i v eb e a m f o r m i n gp u l s ec o m p r e s s i o n d i g i t a ld o w nc o n v e r s i o n p o w e r p ci pc o r e 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 日期丝! ! ：! ：二： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 本人签名： 导师签名： 日期望1 2 1 f ：丛 日期垃：拦兰 第一章绪论 第一章绪论 1 1 科学意义及应用前景 雷达信号处理系统通常规模较大，特别是以多通道雷达、机载预警雷达、稀 布阵雷达和成像雷达为代表的新一代雷达信号处理机，该类处理机功能强、结构 和信号处理方式都很复杂，要求在复杂的环境中实时地得到处理结果，运算速度 高，因此要求雷达信号处理机具有结构多样化、易于设计或者应具备可重构造、 可重编程能力。同时由于雷达信号需要较大的数据动态范围和数据精度，往往必 须用浮点运算完成，而浮点运算涉及的硬件复杂度和运算时间要大于定点运算； 而且雷达信号处理不同于其他类型的信号处理，不仅运算量大，数据吞吐量也很 大，这时对处理单元的输入输出速度和处理机互联网络的通信能力都有很高的要 求。由此可知雷达信号处理机的研制和生产过程中，在满足更快的运算速度和最 短的研制周期的同时，对功能、硬件复杂度、数据吞吐量、体积、重量和功耗方 面都提出极严格的要求，这就需要通用化、系统化的设计；再加上随着先进技术 的日益发展，硬件更新换代速度加快，算法如何移植、如何实现平台升级，也是 目前研究的核心，而模块化的设计正是解决该问题的关键。 具有模块化、通用化、系统化意义的知识产权( i p ) 内核正是在这样的背景 下应运而生的。在a s i c 和可编程逻辑器件( p l d ) 领域，口内核是指用于产品 应用的专用集成电路( a s i c ) 或者可编辑逻辑器件( f p g a ) 的逻辑块或数据块， 是一种预先设计好的且已经过验证的具有某种确定功能的集成电路、器件或部件。 口内核具有可重用性，通过调用标准化口，即可实现设计的模块化，通用化，同 时缩短研制周期，提高设计效率，因此研究雷达信号处理技术的口核设计具有重 要意义。 在信号处理领域，a s i c 、d s p 、f p g a 都可以作为d 开发平台，但由于a s i c 设计成本高、风险大、设计周期长；d s p 的开发难度大、处理速度低等，而f p g a 在不断强化其功能，推出更高性能逻辑架构的同时，还包含了多种硬i p 系统级模 块r a m ，d s p s l i c e 等，这些为i p 核的开发提供了足够的灵活性，因此本文选用 f p g a 作为p 核开发平台。另外，f p g a 内嵌了处理器硬核，如x i l i n x 公司 v i r t e x u p r o 、v t r t e x - 4 片内嵌入了p o w e r p c 4 0 5 等，这样就能使f p g a 中硬件设 计和硬件实现与处理器的强大软件功能有机的结合，实现高速度与可编程能力的 完美结合，实际上是将d s p 设计融入到f p g a 中，从而降低设计复杂度，有效的 增加了设计的灵活性，有利于设备的小型化和实用化。 因此，在强大的f p g a 平台上，依靠有力的开发工具和丰富的m 内核库，构 2 雷达信号处理在f p g a 中的口核设计与实现 建所需要的信号处理系统是技术发展的必然趋势，此项先进的技术为雷达信号处 理机带来了一次技术上的挑战和飞跃。正如现在很少有人开发计算机c p u 的汇编 语言程序一样，应用系统的设计者也不会有充足的时间和精力去编写d s p 的汇编 语言或者用原理图来搭建f p g a 的底层设计。利用口核设计这一最新的设计方法， 采用高层次的设计成为了系统设计的必然选择。 1 2 研究背景 1 2 1 雷达信号处理及其发展趋势 雷达是通过发射电磁信号，再从接收信号中提取目标回波来检测目标的。接 收信号中不仅有目标信号，也会有噪声( 天地噪声，接收机热噪声) ，地面、海面 和气象环境( 如云雨) 等散射产生的杂波信号，以及各种干扰信号( 如工业干扰， 广播电磁干扰和人为干扰) 等。所以雷达探测目标的信号背景十分复杂，需要调 用雷达信号处理系统，采用各种算法处理雷达接收到的回波信号，从而实现在各 种噪声、杂波和干扰背景中检测出目标，并提取目标的各种有用信息，如距离、 角度、运动速度、目标形状和性质等n 。 目前雷达信号处理的主要研究内容包括杂波和干扰抑制技术、脉冲压缩和信 号相参积累技术、阵列信号处理技术、目标检测技术等。常用的雷达信号处理方 法有中频正交采样、数字波束形成、脉冲压缩、动目标显示、动目标检测、雷达 成像等，图1 1 中列出了典型的脉冲压缩多普勒雷达信号处理流程。 图1 1 脉冲压缩多普勒雷达信号处理流程 从图1 1 中可以看出，雷达信号处理系统是由一个个模块组合而成的。通过 对这些通用模块进行组合，既能提高雷达信号处理机可靠性、可维性，缩短研制 周期，降低配置及使用成本；又能把工程技术人员从低层次的重复劳动中解放出 来，使他们有更多的精力进行深层次的研究工作，从而获得显著的经济效益和社 会效益。 第一章绪论 1 2 2f p g a 在信号处理领域的优势 在1 1 节中简单阐述了文中所选的信号处理平台，这里将通过详细的对比， 进一步说明f p g a 的优势。在雷达信号处理领域使用的处理器包括采用基于c p u 的计算机板卡或单片机，及以a s i c 、f p g a 、d s p 三种技术为核心的实时信号处 理技术。 单从处理速度方面考虑，c p u ( 如p e n t i u mi v ) 、a s i c 、d s p 和f p g a 都可 以满足雷达信号处理的需要，但从实际应用的角度出发，c p u 的功耗太大、需要 较多的外围器件、数据的输入输出速度不足：a s i c 的设计成本高、风险大、设 计周期长、不能进行通用化和可移植设计，而且随着f p g a 功能的大大增强，a s i c 的许多功能已经可以由f p g a 完成晗1 。 从目前的技术水平和未来的发展趋势综合来看，d s p 和f p g a 是实时信号处 理系统设计中处理器的最佳选择，分别代表着软件和硬件处理器的最先进水平。 下面从多个方面对两种处理器进行比较分析。 通用性、灵活性和运算精度方面，d s p 优于f p g a 。d s p 的灵活性主要表现 在软件更改容易、适用于各种算法和实现复杂算法。当实时信号处理包含多样的 运算功能时，f p g a 运算功能单一的局限性就暴露出来。另外f p g a 采用定点格 式处理，字长有限，无法进行高精度的数学运算，运算精度有限。 但从乘加运算速度、i o 速度、l o 灵活性、功耗、设计成本、设计周期、可 靠性上看，目前的f p g a 已经超过了d s p ，具有明显的优势。 乘法累加操作( m a c ) 的性能是d s p 处理器性能的关键所在，大部分的信 号处理算法，诸如f f t 、f i r 、矩阵相乘、卷积等，均涉及到乘加结构的数学计 算。目前最快的d s p 器件是t m 3 2 0 c 6 4 1 l ，有8 个m a c 单元，能在一个时钟周 期中完成8 个乘法、8 个加法运算，在6 0 0 m h z 主频下，运算能力达到4 8 gm a c s ( 1 6 1 6 位，g = 1 0 9 ) 。而f p g a 能够更有效的实现m a c 单元，如x i l i n x 的v i r t e x - 4 系列提供多达5 1 2 个m a c ，每个m a c 的最高工作频率为5 0 0 m h z 运行，运算 能力可达2 5 6 gm a c s ( 1 8 1 8 b i t ) ，是目前最高端d s p 的5 0 倍。 f p g a 的i o 管脚很多，可以任意配置，而且速度比d s p 要快。相对于d s p 仅一套最高速度1 0 0 m h z 的固定总线来说，f p g a 芯片的i o 速度比d s p 高5 到 l o 倍，而且d s p 的总线是固定的，无法调整。而且目前主流的x i l i n xf p g a 中含 有多达2 4 个r o c k e t l o 多千兆位串行收发器，支持从6 2 2m b p s 到1 0 3 1 2 5 g b p s 的宽工作范围及多速率应用。 就开发难度来讲，因为d s p 系统包含了较多的外围元件，又是用软件编程的， 所以难度大、开发周期长；而f p g a 相对简单，全部由硬件逻辑实现，因而开发 相对容易，更加稳定可靠。 4 雷达信号处理在f p g a 中的口核设计与实现 另外，随着v l s i 技术的不断发展，f p g a 中逻辑资源的不断增多，在f p g a 中进行浮点运算成为可能，这样就克服了采用f p g a 进行数据运算时，动态范围 较小、精度不够的问题，这也是本文讨论的一部分内容；r a m 资源、时钟管理 资源、r o c k e t l o 资源及处理器p o w e r p c 等资源的引入，使得f p g a 具备了取代 d s p 的潜质。可以说只要f p g a 资源足够，就可以把信号处理所用到的处理器、 控制器、存储器三者合为一体。 1 2 ，3p 技术及其设计流程 p 内核由可综合的硬件描述语言h d l 或经过优化的晶体管级的版图来实现， 分为三大种类：硬核，固核和软核。硬核是知识产权构思的物质表现，直接由厂 家设计在芯片中，处理速度高，可即插即用但不可改变。固核( 有时候也称为半 硬核) 可以携带许多配置数据，而且可以配置许多不同的应用软件。最灵活的是 软核，它存在于任何一个网络列表( 一列逻辑门和互相连接而成的集成电路) 或 者硬件描述语言( h d l ) 代码中，可以应用于各种硬件芯片并可以随应用需要而 由用户改变。 从i p 内核的分类可以看出，i p 技术是针对可复用的设计而言的，其本质特 征是功能模块的可复用性。要设计一个高质量、可复用的口核，在系统级就应面 向复用考虑其设计风格、时钟策略、验证策略、低功耗设计等；作为m 核的r t l 级代码，编写时需具备可读性、可移植性和可综合性等。另外，针对具体的开发 条件，文中之后所提到的i p 核均为口软核，即利用硬件描述语言设计可复用模 块，这种设计模式也得到了普遍认可和广泛应用口3 。 p 软核通常以规范化的硬件描述语言文档形式提交给用户，文档中包括逻辑 描述、网表、测试验证硬件平台信息以及一些测试平台文件。复用i p 软核时，用 户在一定的可编程逻辑器件硬件平台下综合出逻辑功能正确的r t l 级网表，并借 助e d a 综合工具与其他外部逻辑电路结合成一体，设计出需要的电路并集成在 逻辑器件中。 目前p 软核的技术关键在于：第一，开发针对某种可编程逻辑器件的可复用 p 软核；第二，验证设计好的口软核；第三，做好可复用d 核的交付工作。业 界普遍采用的设计流程如图1 2 所示。 在f p g a 上使用和优化口核的方式有多种。可以先进行硬件描述语言程序的 编写，将其中的通用部分在f p g a 中设计成专用、高效的功能块，或者使用信号 处理口核或直接开发定制指令，用加速模块来实现这些功能。其它的一些要求不 高的信号处理算法以及系统控制程序则可在嵌入式处理器中完成。另外还可利用 f p g a 开发厂商提供的系统级设计工具，如a l t e r a 公司的d s pb u i l d e r ，将m a t l a b 第一章绪论 s i m u l i n k 输出到f p g a 的硬件中。 划分模块 厂u 等兰 h 申 e d a - 船 | | i 嗡 l i r ，令乞= 1 e ，则有 第二章雷达信号处理常用算法描述 1 9 疋= 去= 旦( 2 - 3 9 ) 2 2 皿 式中，乞为脉冲压缩后的有效脉冲宽度。也就是说脉冲压缩雷达可用宽度为f 的发射脉冲来获得相当于发射脉冲宽度为乞的简单脉冲系统的距离分辨力。发射 脉冲宽度z 与有效( 经压缩的) 脉冲宽度乞的比值称为脉冲压缩比d ，用公式表示 为 d：三(2-40) t 将t = l 色带入式( 2 - 4 0 ) ，则有 d = f 芝 ( 2 4 1 ) 即压缩比等于系统的时宽带宽积，是衡量脉冲压缩性能的重要指标。 l 线性调频信号 本文介绍的脉冲压缩是建立在线性调频信号的基础上的，这里百先介缁线住 调频信号m 3 。 线性调频信号的复数表达式为 j ( f ) = “( f ) e ，【p ( _ ，2 确f ) = 击旭c f ( ；) e x p 歹2 万( 五f + 幻2 2 ) ( 2 - 4 2 ) 其中“( f ) = 击聊f ( 专) e x p ( j n k t 2 ) 为信号的复包络，为脉冲宽度，信号的瞬 时频率为 们) = 芴i 磊d 2 万( f o f + 幻2 2 ) _ 厶+ 幻( 2 - 4 3 ) 瞬时频率刷与时间成线性关系，因此称为线性调频信号。其中k = b t 为调 频斜率。b 为调频带宽，即为信号的带宽。 2 基于线性调频信号的脉冲压缩 线性调频脉冲压缩的工作原理用图2 9 来说明。图2 9 中( 1 ) ，( 2 ) 为接收机输入信 号，脉冲宽度为f ，载频由石到以呈线性增长变化，调制频偏口= 石- f , ，调制斜 率为= 2 ；, r b 。图2 9 ( 3 ) 为压缩网络的频率一时延关系，两者也成线性变化，但为 负斜率，与信号的线性调频斜率相反，高频分量延时短，低频分量延时长。从2 9 ( 4 ) 中可以看出，低频分量石最先进入网络，延时时间为屯。；相隔脉冲宽度的高频分 雷达信号处理在f p g a 巾的心坎设计与实现 量最后进入网络，延时时间为0 ：。延迟的结果是实现了脉冲的时间压缩，在某个 时刻t a 。输出一个比输入脉冲窄的多的输出脉冲，脉冲宽度为t 。 ( 1 ) 输入信号包络 ( 2 ) 输入信号频谱 盐! 罡三当 。 f i to 0 0 圈29 脉冲j e 缩工作原理 下面给出了采样频率为2 0 m h z ，带宽为5 m h z ，采样点数为2 0 4 8 点的脉压 结果图。图2 1 0 a 为线性调频信号的实部和虚部图21 0 b 中分别列出了该线性调 频信号频谱和时域脉冲压缩后频谱图，通过谚脉冲压缩网络后有效实现了太时宽 带宽信号向窄脉冲的转变。 m * 自日b # * 口 女# ；硼蕊 42 ”鼽 2 b 自镕8 * 月# * 口e m 乏嘲罐 b 图a 线性调频信号的蛮部和虚部 h 黼 第二章雷达信号处理常用算法描述 2 42 旁瓣抑制方法 图b 线性调频信号及其脉压结果频谱图 图21 0 线性调频信号脉压 线性调频信号经过匹配滤波器直接得到的脉冲压缩结果并不理想，如图21 1 所示输出信号的主副瓣比只有1 34 7 d b ，主瓣下降_ 4 d b 处宽度为o 2 l l s ，由于大 的副瓣( 又称为距离副瓣) 会在主瓣周围形成虚假目标，而且大目标的距离副瓣 也会掩盖邻近距离上的小目标，造成小目标丢失，从而不能满足使用要求，因此 必须通过必要的措施，降低脉冲压缩输出信号的副瓣。常用的降低副瓣豹方法是 加权方法。 图21 1 线性调频的匹配滤波器输出 h 目t x 1 ， | | | ： j ! 盗 磊绺 j ；! | 匝 1【嚣i匕， 雷达信号处理在f p g a 中的m 棱设计与实现 加权方法就是在脉冲压缩滤波器后级联一个频率响应具有某种锥削函数的副 瓣抑制滤波器，如罔2 1 2 所示。 型怔堕乎屯翌p 图21 2 带旁辩抑制的脉冲压缩滤波器 常用的加权函数有余弦函数、汉明函数、泰勒加权函数和切比雪犬加权函数 等。通用的加权函数表达式如式( 2 - 4 4 ) 所示，其中b 为线性调频信号的带宽。当 k = o 0 8 ，n = 2 时，唧为汉明加权函数；当k = 0 3 3 3 ，n = 2 时，呦为3 ：l 锥比 加权函数；k - o ，n = 2 ，3 ，4 时，啪分别为余弦平方、余弦立方和余弦四次方 加权函数。 r e ( f ) = k 州“) c 0 吼等) ( 2 - 4 4 ) 图2 】3 为上述匹配滤波器加汉明窗后的输出结果，从图中可班得出，主瓣下 降_ 4 d b 的宽度为03 u s ，第副瓣电平约为- 4 3 d b ，加窗后主剐瓣比得到了很大的 抑制。 ”# m 口镕m h “日b m 目d m 243 脉冲雎缩的实现 目b x ， n 寸m ，$ 图2 l3 时域加宙脉压结果 理想的脉冲压缩滤波器是匹配滤波器，既可以在时域宴现，也可以在频城实 现。设输入信号为一个大时宽带宽的信号s ( f ) ，对应的频谱函数为s ( 曲：匹配滤 波器的冲激响应为h ( 0 ，其频谱函数为( w ) ：匹配滤波器输出为y ( o ，频谱函数 为y ( hr 1 ”。 第二章雷达信号处理常用算法描述 1 时域脉冲压缩 脉冲压缩输出为： y ( t ) = 办( f ) 木s ( f )( 2 - 4 5 ) 是输入信号s ( f ) 和滤波器脉冲响应五( f ) 的卷积，式中，h ( t ) = k s ( 岛- t ) ，其中0 为 脉冲压缩的延迟，k 是增益常数。 通常情况下，脉冲压缩是采用数字方法实现时，输入信号s ( f ) 通过a d 转换 器转换为数字信号s ( 聆) ，假设被压缩信号的脉宽f 内共有个采样，则匹配滤波 器脉冲响应| j i ( ，1 ) 可表示为 五( 刀) = s ( 一l 一刀) ，疗= 0 ，l ，2 ， r - 1 ( 2 - 4 6 ) 匹配滤波器的输出为： n 一- i y ( ，z ) = s ( n 一七) 办( 七) ( 2 - 4 7 ) k - - - 0 时域采用有限冲击响应( f i r ) 滤波器来实现，其实现结构如图2 1 4 所示。 y 厶 2 频域脉冲压缩方法 图2 1 4 有限脉冲响应滤波器 + 1 ) 由数字信号处理理论可知，时域卷积相当于频域乘积。输入信号s ( n ) 的离散 傅里叶变换( d f t ) 为 - 1 s ( 七) = s ( n ) e - j 2 枷i n , k = o ，l ，2 ，一l ( 2 - 4 8 ) 脉冲响应办( 刀) 的离散傅鱼叶变换为滤波器传递函数 - 1 日( 七) = h ( n ) e - j 2 耐i nk - - - 0 ，1 ，2 ，n - 1 ( 2 - 4 9 ) n - - 0 输出信号y ( n ) 是s ( k ) 和日( 七) 乘积的逆离散傅里叶变换的结果 2 4 雷达信号处理在f p g a 中的口核设计与实现 y = 专篓跗麒删2 删 r 舻0 ，l ，2 ，一l ( 2 - 5 。) 图2 1 5 给出了频域脉冲压缩方法示意图，为减少运算量，将离散傅里叶变换 用快速傅里叶变换来执行。 图2 1 5 频域脉冲压缩方法 2 5 本章小结 本章首先讨论了数字波束形成基本原理及最优波束形成中的最小均方误差准 则，并将该准则应用于自适应旁瓣相消结构中；同时对波束形成的实现方法s m i 方法、c h o l e s k y 分解算法及o r 算法进行了比较，从并行性、实时性角度出发， 本文中将采用基于o r 分解算法的脉动阵结构实现自适应波束合成。 接着对数字下变频基本原理及实现方法进行了讨论；实现方法中重点讨论了 低通滤波法和多相滤波法。最后介绍脉冲压缩原理、基于线性调频信号的脉冲压 缩以及时域、频域脉冲压缩实现方法。 第三章自适应权递推算法及其s y s t o l i c 阵的f p g a 实现 第三章自适应权递推算法及其s y s t o l i c 阵的f p g a 实现 由2 2 3 节所介绍的最优波束形成准则可知，最优波束形成算法实际上就是一 种空间采样信号的最优滤波器。常用的自适应算法大致分为分块算法( 批处理方 式) 和流水算法两种。 流水算法主要是基于梯度的算法，主要是最小均方( l m s ) 算法，该算法为 闭环算法，其迭代公式为心+ 。= w k + 2 z ( d 。一) ，算法优点是实现简单，缺点 是收敛速度慢，且收敛速度与迭代步长有关。分块算法包括均方域算法( 主要是 采样协方差矩阵求逆s m i 算法) 和数据域算法。其中s m i 算法采用时间平均代 替集合平均，即用x 片x 代替协方差矩阵r 。，相当于对采样数进行平方运算，大 大增加了数据动态范围，使得许多实际情况中协方差矩阵出现病态，严重影响算 法数值特性；另外该算法需要对矩阵求逆，实现起来较为困难；此外，均方域算 法结构上不利于并行实现，采用传统的单处理器顺序计算时，算法运算量严重限 制自适应权的更新，使得自适应处理阶数不可能很高。 由于均方域算法存在的不足，数据域算法越来越成为研究的热点。数据域算 法主要是利用q r 分解，直接求得经验误差。 3 1 基于最小二乘法的q r 分解及其脉动阵结构 q r 分解有多种实现方法，包括h o u s e h o l d e r 变换、g r a m - s c h m i d t 正交化， g i v e n s 旋转等。h o u s e h o l d e r 变换和g r a m s c h m i d t 正交化适用于数据块批处理应 用，g i v e n s 旋转则适用于数据不断更新的实时信号处理应用，因此g i v e n s 旋转是 最常用的方法，大量应用于脉动阵的设计中。 3 1 1q r _ r l s 算法 下面叙述基于g i v e n s 旋转的q r 分解所构成的最小二乘法( 即q r _ r l s 算 法) 。 考虑由输入信号五( ，1 ) ，叠印) 9 * oo ，砟( ，1 ) 的线性组合对所希望的信号d ( 甩) 按时间 点进行最小二乘估计的问题。n x p 数据矩阵x ( n ) 和n x l 数据向量d ( n ) 由下式定 义列： 2 6 雷达信号处理在f p g a 中的口核设计与实现 x ( 以) = x a ( 1 ) x 2 ( 1 ) x p ( 1 ) ；i x l ( n ) x 2 ( n ) ( ，1 ) = 冈 p ， d c 刀，= ： = d d ( n 。甩- ，1 c 3 - 2 ， 最小二乘问题是求解w 使得0 y ( 咒) 一x ( ，z ) 叫| 2 最小的权值矢量 w ( 胛) = o ) ，q ) r 的问题。现将x ( 咒) 的q r 分解表示为 = 刖 p 3 ， 式( 3 3 ) q a ，q ( n ) 为n x n 正交矩阵，r ( n ) 为p x p 上三角矩阵。设刀为n - 1 ， i ： n - l ：i l 卜冈 ， 对式( 3 - 4 ) 右边最下行的x t 0 ) 进行p 次g i v e n s 变换，按照自左而右的顺序消 ，i 剐抖0 嘲( 3 - 5 ) g ( 甩) li = i：l lx ( 刀) j l。j g ( n ) = g p ( 刀) g p 1 ( 力) ，g 1 ( 丹) ( 3 - 7 ) g ( 刀) 表示第i 次g i v e n s 变换矩阵，其( f ，f ) 元素为c a n ) ，( f ，刀) 元素为s ：( 甩) ， ( p l , i ) 元素为- s , ( n ) ，( _ ，l ，n ) 元素为c f 0 ) ，别的对角元素为1 ，其他元素为0 。 下面以行数为2 的矩阵为例，来说明g i v e n s 变换的具体过程，见式( 3 - 8 ) - 一肚嚣i 埘o 咖o x l x ，i 捌 p 8 ， 上述变换是利用式( 3 - 9 ) 所示的转换关系实现的： 一踊+ 铹= 0 l s + = 1 s c c 1 ( 3 9 ) s+ o l j 。y ， c ：c j 第三章自适应权递推算法及其s y s t o l i c 阵的f p g a 实现 2 7 求解上式得 c =s ：监c ( 3 1 0 ) 五 p 。牡，惭i p g c 以，d i a g q ( n - 1 ) , 1 e ( n ) = v 景， 一 翟 w = ： ：； 一 r w c 3 - 2 ， p ( 乙) = x r ( ) r - 1 ( 疗) ( ，1 ) + j ( o ) = 口( ，z ) 兀c ： ( 3 一1 3 ) 3 1 2 脉动阵结构 在描述基于q r 算法完整的脉动阵结构之前，先介绍线性脉动阵如何实 现基本的旋转操作。如r l 图s3 1 所示，实现过程分为两个阶段，第一阶段用第一路 信号即旁瓣相消结构中的主天线信号来产生式( 3 1 0 ) 中的旋转因子c ，s ；第二阶 段是将已产生的旋转因子作用于后续阵列信号中，从而实现具体的g i v e n s 变换。 矩阵y 中的数据以时间的顺序依次送入至脉动阵结构中，在第一个时钟周期， 数据元素x l 和h 执行相应的操作并产生旋转因子为后续变换做准备，同时更新 x t ；第二个时钟周期，数据元素y ：和第一个时钟周期内产生的旋转因子c ，s 和数 据元素而进行旋转操作，并更新如，以此类推，最终实现x 的自动更新及数据元 素y 的g i v e n s 变换u 。 2 8 雷达信号处理在f p g a 中的口核设计与实现 图3 1 线性脉动阵结构 图3 2 给出了四通道自适应波束形成网络基于脉动阵的实现架构，该结构由 多个上述线性脉动阵结构构成，采用三角阵的形式实现，包括三种类型的运算单 元：产生单元、旋转单元和输出单元。其中，产生单元用于产生旋转因子，旋转 单元用于进行g i v e n s 变换，输出单元输出最终的结果。具体实现过程中，该阵列 由统一的时钟控制，每个时钟周期内，运算单元接收来自天线的数据、执行相应 的运算并准备好下个时钟周期需要传送至下个运算单元的数据。 由图3 2 所示，脉动阵工作在两个状态下1 3 m 2 m 3 m 引：自适应态、冻结态。 1 ) 自适应态时选择印个样本数据输入脉动阵使r 收敛( 其中p 为阵元个数) ， 求取隐含的权值。在经过劫次快拍数据处理后，g i v e n s 算法趋于收敛，经过 n + 2 p - 2 ( n 为求权样本数) 个时钟节拍，三角阵中各处理单元储存的值完全对 应于式( 3 1 2 ) 中- - 角矩阵r 的元素。 2 ) 在冻结状态各结构单元内部存储数据，保持不变，只更新旋转因子，其中 s ( n - 1 ) = r 呵( n - 1 ) x( 3 - 1 4 ) 将所有天线数据从顶端输入，此时脉动阵的输出即为旁瓣相消的结果。 这两个状态的存在是建立在慢变系统的基础上的，采用部分数据所得的权值 代替全部数据的权值，降低了运算量，进而增加了脉动阵的应用性。 图3 3 为基于脉动阵结构的旁瓣相消前后结果对比图，其中信号到达方向为 0 。，干扰到达方向为6 0 。，信噪比为1 0 d b ，干噪比为3 0 d b ，信号频率为6 m h z ， 干扰频率为2 0 m h z 。从图中可以看出，经过该结构处理后，干扰得到了有效的抑 制，这也为该结构的应用提供了依据。 第三章自适应权递推算法及其s y s t o l i c 阵的f p g a 实现 ：x 4 3 2x 3 3 x 3 2 而3 x 2 2五3 x 1 2 2 恐2 x 2 2 x 1 2 x 4 3 x 3 3 x 2 3 x 1 3 0 j 粤 馨 j 粤 霉 冻 结 态 羹 产生单元 自适应态单元更新 冻结态单元运算 自 适 应 态 数 据 旋转单元 输出单元 ，- - ( r 2 + i 卅2 ) 1 胆 c = 1 c = r r s = x r s = x r r=d=cdh d = c d h 2 一s r 2 一s r ，= 5 工抽+ c ， 。“ x 咖= a h x h 图3 2 标准脉动阵结构 x 吣2 x 试 点致 旁瓣相消后频响 图3 3 基于脉动阵结构的旁瓣相消结果 3 1 3 脉动阵结构实现过程中存在的问题 1 ) 由于浮点运算具有动态范围大，运算精度高，适合科学运算的优点，在进 1 刻 ：以以以吐oo l l l l i ：蚤，恐鼍：鼍也 雷达信号处理在f p g a 中的i p 核设计与实现 行脉动阵结构设计过程中，为提高运算精度，需要采用浮点运算格式，但是浮点 运算相比定点运算要复杂得多，难点在于需要对运算结果进行规格化，即使在最 高级的f p g a 实现高性能的浮点运算也是非常困难的。 2 1 当处于自适应态时，产生单元需要通过平方根运算更新上三角阵中的元素 ，在f p g a 设计中，平方根运算的成本比乘法和加法高得多，需要较长的运算 周期。采用无平方根运算的g i v e n s 分解算法以乘法运算及输入输出操作的增加 为代价避免了平方根运算u 引，但由于该方法未作标准的正交化处理，可能由于数 值积累而溢出，其稳定性稍差于标准g i v e n s 算法。另外采用f p g a 的平方根模块 实现时，运算精度较低，因此文中对浮点平方根算法进行了设计与实现。 3 ) 脉动阵结构虽然实现了数据的并行化处理，但这是以运算冗余度增加为代 价的，因此实际中的脉动阵结构一般都占用较多的资源，需要对标准的脉动阵结 构进行化简，同时对其资源进行优化。 下面结合上述的几个问题，对脉动阵结构进行了具体的实现，首先是对各个 浮点运算的实现，这里采用的是自定义浮点格式。 3 2 脉动阵的具体实现及相关问题解决 3 2 1 浮点运算单元的实现 1 自定义浮点格式 在设计各种浮点运算单元之前，首先介绍最广泛采用的浮点运算标准 一i e e e 7 5 4 1 9 8 5 浮点运算标准n 副。其单精度格式可表示为： x ：f 一1 ) 5x 1 m x 2 e - 2 7( 3 1 5 ) 该浮点格式的字长3 2 b i t s 共分为三段：s 是符号位，字长l b i t ；p 是指数域， 字长8 b i t s ：m 是尾数域，字长2 3 b i t s 。如式( 3 1 5 ) 所示，采用该标准定义的浮点数， 其尾数为规格化数，即尾数具有整数位，且整数固定为l ，这样2 3 b i t s 尾数便携 带了2 4 b i t s 的信息。 采用这种格式的浮点数进行乘法运算时需要完成2 4 * 2 4 b i t s 的乘法操作，而目 前主流的f p g a 芯片中集成的乘法器均为1 8 1 8 b i t s 或9 9 b i t s 的固定结构，这样 在实现上述的乘法操作过程中，需要调用4 个1 8 1 8 b i t s 的乘法器( 相当于两级 1 8 1 8 b i t s 乘法操作) ，因此运算过程中很难达到高的运算速度，且需要的较多乘 法器资源。 结合上述情况，文中规定了新的浮点格式，该浮点格式将2 3 b i t s 的尾数改成 第三章自适应权递推算法及其s y s t o l i c 阵的f p g a 实现 3 1 1 7 b i t s 的尾数，具体格式如图3 4 所示。 图3 4 自定义浮点格式 其中m 为1 7 b i t s 的尾数，包含一位隐含的整数位1 ，这样尾数表示的范围为 1 1 3 4 2 ；e 的字长仍为8 b i t s ，范围是0 2 5 5 的正整数。这样定义的浮点格式 相对于标准浮点数据格式而言，尾数位数减少，其误差精度如图3 5 所示，所选 数据为均值为0 ，方差为1 0 2 的正态分布随机数，从图中可看出误差在l o - 5 量级， 满足设计要求。如上文所述，采用自定义的浮点格式可以在满足设计精度的前提 下，大大节约乘法器资源。 2 浮点乘法 柏 2 0 型0 馨 加 3 2 位浮点格式表示的数据 2 5 位浮点格式表示的数据 图3 53 2 位浮点格式与2 6 位浮点格式误差 在上述自定义浮点格式的基础上， 文首先大致描述了浮点乘法、加减法、 法的实现。 结合文献n 1 1 中对浮点运算单元的描述，本 除法的设计流程，重点讲述浮点平方根算 通常浮点数据格式表示的两个数的乘法n 6 埘3 泓：数相乘和指数相加来实现的， 如式( 3 - 1 6 ) 所示 x 。x x z = ( 一1 ) ( 1 m ) 2 e 1 - 1 2 7 x ( - 1 ) 兜( i m ：) 2 叫2 7 = ( 一1 ) 。( 1 m 。x 1 m 2 ) 2 q 埘吁1 2 7 ( 3 1 6 ) = ( 一1 ) 勺( 1 m 3 ) 2 铲1 2 7 宙选信号处理在f p g a 中的【p 桂设计与实现 具体的设计流程： 首先将两操作数x 的指数相加，减击偏置1 2 7 ，得到乘积结果的指数；尾 数部分1 m 。，1 ，相乘乘积结果为d p 3 5 d p 0 共3 6 位。 然后对乘积结粜进行标准化，同时对指数进行调整：之后进行含入操作，目 的是舍去多余的1 7 b i t s 数据，同时进行第次规格化处理，调整指数。 母后判断结果是否溢出，若符合要求，将符号位、指数位和尾数连接起来， 便得到了浮点乘积结果。其流程图如图3 6 所示。 嘲3 6 规格化浮点乘法流程图 图37 为浮点乘沾结果图，f p g