（微电子学与固体电子学专业论文）基于深亚微米工艺的ip设计技术研究.pdf

摘拦 基于深亚微米工艺的i p 设计技术研究 摘要 、f 随着半导体工艺技术的发展，系统芯片( s o c ) 设计技术越来越成为 i c 业界广泛关注的焦点。功能模块化的s o c 具有易于增加新功能和缩 短上市时间的显著特点，是现今i c 设计业的主流设计方式。然而，设 计能力远远落后于工艺的发展，严重地阻碍了s o c 的快速发展，基于 i p 重用的设计方法学是当前缩小该差距的非常有效的办法。同时，深 亚微米制造技术也对传统的集成电路设计及其方法学提出了新的问题 和挑战，其中一个突出问题是时序问题。在深亚微米制造技术中，芯 片互连线延迟超过门延迟，而且随着集成电路工作频率的提高，允许 的时序容差变小，传输延迟的影响加大，设计工作难度增加。因此， 需要在深亚微米设计流程中加入静态时序分析环节，以及逻辑综合和 布局和线之间的迭代过程。本论文的主要工作是以8 位微处理器杉ip 一0 8 c 0 l 为载体，对基于深亚微米工艺的i p 设计技术进行研究 本论文的研究工作主要从两个方面入手：i p 设计的标准化和深亚 微米设计技术。在设计流程方面分设计工作和验证工作两条主线。设 计工作包括对0 8 c 0 1 软核的r t l 级代码标准化、逻辑综合和布局布线； 验证工作包括对0 8 c 0 l 软核的功能验证、静态时序分析和物理验证。 在设计的不同阶段使用了不同的主流e d a 工具进行辅助设计和验证， 包括s y n o ps 、s 公司的逻辑综合工具d es ig nc o m p i ler 、静态时守分析 工具d e s ig f l p r i m e r 和c a d e n c e 公司的自动布局布线工具s i l ic 0 n e n s e m bl e 等。 本论文的工作将不仅为国内ip 标准化设计积累经验，而且提供了 基于深亚微米工艺的中等规模ip 设计的关键技术。同时，本研究的芯 片成果在性能上比r o c kw e l l 公司的6 5 0 2 芯片有进一步改进。 关键字：s o ci r e s e a r c ho nt h ei pd e s i g nm e t h o d o l o g yb a s e do nt h e b s mt e c h n o l o g y a b s t r a c t w i t ht h er a p i dg r o w t ho fs i l i c o nc a p a b i l i t y ，t h et e c h n o lo g y p r o m i s e sn e wle v e lso fs y s t e mi n t e g r a t i o no n t oas i n 9 1 ec h i p ， n o r m a l l yt e r m e ds o c ( s y s t e mo nac h i p ) f u n c t i o nm o d u l a r iz a t i o n ， a st h eb a s icf e a t u r eo fs o c m a k e si tt ob ee a s i l yu p d a t e dw i t h n e wf u n c t i o n sa n ds h o t t e nt h ep r o d u c tt i m et om a r k e t ，t u r n i n g i n t ot h et r e n do ft h ef u t u r ei ci n d u s t r y h o w e v e r ，t h eg a pb e t w e e n d e s i g nc a p a b i l i t y a n dt h e p r o c e s st e c h n 0 1 0 9 y b e c o m e st h e o b s t a c let ot h ed e v e l o p m e n to fs o c 。i pb a s e dd e s i g nm e t h o d 0 1 0 9 y ist h em o s tp r o m i s i n go p p o r t u n i t yt ob r id g et h eg a p a tt h es a m e t i m e ，d s mm a n u f a c t u r eis s u e sn e wp r o b l e m sa n dc h a l l e n g e st o i c d e s i g na n di t sd e s i g nm e t h o d o l o g y e s p e c i a u yt h et i m i n gp r o b l e m w h e nt h es i l ic o nt e c h n 0 1 0 9 yc o m e st od e e ps u b m i c r o nle v e l 。t h e i n t e r c o n n e c td e l a ye x c e e d st h e g a t ed e l a y ：a n db e c a u s eo f t h e in c r e a s eo fi cw o r k f r e q u e n e y ，t h e a 1 1 0 w a b lee r r o r sb e c o m e s m a l l e r ，a l l dt h ei n f l u e l l c eo ft h et r a t s m is s i o nd e l a yg e t sb i g g e r ， w h ic hi n c r e a s et h ed i f f i c u l t yo ft h ec i r c u i td e s i g n s ot h es t a ( s t a t i c t i m i n ga n a l y s is )s t e p a n dt h ei t e r a t i o nb e t w e e n s y n t h e s i sa n dp & r ( p 1 a c e r o u t e ) w e r ei n t e g r a t e di nt h ed s m d e s i g n f lo w t h ist h e s ism 8 i n 1 ya d d r e s s e s t h ed e s i g no f8 一b i t c i s cs o f ti p 一0 8 c 0 1 h a s e do hd s mt e c h n o l o g y t h er e s e a r e ho ft h ist h e s is p r o c e e d s o nt w os i d e s ：t h e s t a n d a r d iz a t i o no fi pd e s i g na n dd s md e s i g n t e c h n i q u e i t c a n b ed i v id e di n t ot w om a i n p r o c e d u r e s ：d e s i g np h a s e a n d v e r i f ic a t i o l i p h a s e t h ed e s i g np h a s e i n c l u d e st h e s t a n d a r d iz a t i o no fr t lc o d i n g ，1 0 9 i cs y n t h e s isa n dp l a c e r o l l t e ： t h ev e r i f ic a t io n p h a s e in e l u d e st h ef u n c t io nv e r i f i c a t io n s t a t jc t i m i n ga n a l y s i sa n dp h y s i c a lv e r i f ic a t i o nf o r0 8 c 0 1 w e u s ed if f e r er l tc o m m e r c i a le d at 0 0 1s i no r d e rt oa c h ie v eb e t t e r i l 摘要 i m p le m e n t a t i o ni nd i f f e r e n td e s i g np h a s e 。w h ic hin c l u d es i l ic o n e n s e m b leo f c a d e n c e ，d e s i g nc o m p i l e r a n d d e s i g np r i m e r o f s y n o p s y sa r l d s 0o n t h er e s e a r c h0 ft h ist h e s i sc o n t r i b u t e st 0t h ea c c u m u l a t i o n 0 ft h ee x p e r i e n c e0 fi pd e s i g ns t a n d a r d i z a t i or lf o ro u rc o u n t r v a n da 1s 0 p r e y id e st h em e d i u m s c a lei p sk e yt e c h n i q u eb a s e do n t h ed s m t e c h n o l o g y a tt h e s a m e t i m e ，i tr e a c h e sh ig h e r p e r f o r m a n c et h a n6 5 0 2c h j p 。 k e y w o r d s ：s y s t e mo nac h i p ，i n t e l le c t u a lp r o p e r t yr e u s e ，t i m i n g d e e ps u b m i c t o n ，i n t e r c o n n e c t i o n ，s t a n d a r d iz a t io n n l 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究 成果。据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已 经发表或撰写过的研究成果，也不包含为获得盒壁王些太堂或其他教育机 构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示谢意。 学位论文作者签字：弁扁静秫签字日期：2 0 6 年4 月，7 日 学位论文版权使用授权书 本学位论文作者完全了解金胆王些盔堂有关保留、使用学位论文的规定， 有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借 阅。本人授权盒胆工些盔堂可以将学位论文的全部或部分论文内容编入有关数 据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名 奸鲫和 导师签名 强、承 签字日期： 咿多年4 月 f 7 日签字日期：冽年牟月之。日 学位论文作者毕业后去向 工作单位： 通讯地址： 电话 邮编 毁谢 致谢 本论文是在导师梁齐副教授和高明伦教授的悉心指导下完成的。 两位老师学识渊博、治学严谨、嗜学不倦，而且待人平易谦和，诚朴 敦厚。他们的教学思想，教学作风，高尚的品德都给我留下了深刻的 印象，同时也是我学习的楷模。由衷地感谊 两位老师的支持、培养和 无私的教诲。几年来，潘剑宏老师对我的学习、工作和生活给予了充 分的关心，在此由衷地表示感谢! 感谢合肥工业大学微电子设计研究所全体同仁在我读研期间给予 我的帮助和支持。感谢栾铭老师在本文的整个写作过程中给予我大量 的帮助和鼓励。感谢短信息芯片项目组全体成员：王锐老师以及硕士 生徐诺、杜高明、黄正锋、王毅、鲁靖梅、何伟等对论文中设计工作 的热情帮助。感谢李丽老师、李伟老师、博士生张溯及ip 课题组的大 力支持。感谢博士生孙海平、程作仁和张多利耐心阅读本文，并提出 宝贵的修改意见。感谢贾靖华、林微和杜艳英的帮助。 感谢合肥工业大学微电子学教研室和电子科学与技术教研室全体 教师在我读研期问给予我的支持和鼓励。 感谢我的父母和我的丈夫韩林先生给予我的关心、理解和支持。 许晓琳 2 0 0 3 年4 月于合肥工业大学 第一章前言 1 1 集成电路技术的发展 集成电路( i c ，1 1 1 t e g r a t e dc ir c u it ) 技术自集成电路发明之日起， 便以惊人的速度发展。第一块集成电路上只有四个晶体管，而目前的 集成电路已经可以在单个硅片上集成几千万只晶体管，甚至上亿只晶 体管。i c 的发展经历了小规模i c 、中规模i c 、大规模i c 、超大规模 i c 和特大规模i c 的不同阶段，其性能不断提高。在集成电路工业界， 特征尺寸( f e a t u r es iz e ) 、硅圆晶片的直径和动态随机存储器( d r a m ) 的存储量被用来评价集成电路技术的发展水平。表1 1 列出了从1 9 9 5 年到2 0 l0 年集成电路技术的发展情况和展望。 j 年代19 9 51 9 9 82 0 0 l2 0 0 42 0 0 72 0 1 0 特征尺寸( u m )o3 5 o2 5o1 8o 13o1 0o 0 7 d r a m 容量( 位芯片)6 4 m 25 6 m1 g4 gl6 g6 4 g 微处理器尺寸( m m2 )25 03 0 03 6 043 0j 2 06 2 0 d r a y 尺寸( 1 1 1 i l l ) 1 9 02 8 04 2 06 4 09 6 014 0 0 逻辑电路晶体管密度 4 m7 ml3 m2 5 m5 0 m9 0 m ( 晶体管数c m2 ) l 高速缓冲器( 传c m2 ) 2 m6 m2 0 m5 0 m1 0 0 , l3 0 0 m 最人砟蚓晶片尺寸( m m )2 0 0 2 0 03 0 03 0 04 0 04 0 0 表1 1 集成电路技术的发展情况和展望 c 技术的迅速发展应归功于i c 产业的分工。如图1 1 所示，i c 产业经历了三次主要的分工。最初的i c 产业应该说是半导体产业，所 掌握的技术十分全面，包括集成电路的设计、制造，以及工艺设备和 c a d 设备的制作。到了2 0 世纪7 0 年代，工艺设备和c a d 设备成为独立 的产业；到了8 0 年代，由于工艺设备生产能力的增强，以及制作费用 的昂贵，i c 厂家又细分为f o u n d r y 加工和f a b l ess 设计厂家；i c 产业 的第三次分工始于9 0 年代末，目前仍在进行，即i c 设计产业中的系 统设计和l f ，设计的分工，形成了以系统芯片s o c ( s y s te mo nac h ip ) 技术为主的c h ip less 设计方式。第三次分工对i c 产业的发展意义重 大，有望解决工艺和设计发展的剪刀差问题。”1 始一章前言 图】1i c 产业的三次分 12 现代e d a 技术发展及特点 i p c h l p 近二十年来，电子设计自动化( e d a ， e le c tr o n icd es jg n a u t o m a t i 0 n ) 在电子技术、微电子技术和计算机技术发展的带动下，也 得到了快速的发展。具体地说，e d a 是以高性能的计算机为工作平台， 而丌发出的一整套电子设计自动化系统软件工具。它的发展一直是计 算机应用领域中的一个大难题，因为其涉及到计算机技术的众多最新 研究成果，如计算机图形学、计算机仿真、算法分析、高级描述语石- - k 的设计和编译、设计的变换、存储和压缩等等。如图1 2 所示，自7 0 年代开始，e d a 技术大致经历了三个阶段，即7 0 年代的电子计算机辅 助设计( e c a d ，e le c tr o n icc o m p u t e r _ a id e dd es ig n ) ，8 0 年代的初级 e d a 和9 0 年代的高级e d a 。1 “ 9 0 年代 高级e d a 8 0 年代 初级e d a 7 0 年代 e c a d 图1 2集成电路e d a 技术的发展情况 早期的e c a d 工具功能非常简单，其硬件以l6 位小型计算机为基 础，主要功能是完成交互式图形编辑和设计规则检查。电子设计工程 师可以利用其图形界面及其相应的电路模型，设计印刷电路板( p c b ， p f in t e dc ir cuitb 0 a r d ) 和ic 版图，设计可达几百门级。“ 由于相关技术的发展和市场竞争的推动，在8 0 年代又出现了第二 代计算机辅助设计( c a d ，c or n p u t e r - a id e dd e s ig n ) 系统，即初级e d a 工具。初级e d a 工具以3 2 位工作站为其工作平台，丌始具有设计自动 化的初步功能。其功能大体包括原理图输入、模拟验证、逻辑综合、 芯片布图和p c b 布图等。初步e d a 工具大都需要单元库的支持，以提 高设计质量和设计效率。”， 在8 0 年代，e d a 工具开始逐步向集成化发展，并开发出许多商品 化的e d a 系统。但是，初级e d a 工具对于操作系统的依赖性大，数据 共享性差，而且自动化和智能化的程度也不够。特别是9 0 年代以来， 新技术、新工艺不断涌现，对电子产品的设计有很多新的要求，使得 e d a 技术面临新的挑战。这时出现的高级e d a 工具被视作第三代c a d 系统。它可以从高层丌始设计，使用标准化的硬件描述语言( 如v er i10 9 h dj ，v h d i 。) 束描述被设计电路的行为特性，自项向下地跨越各个层次， 完成整个设计。它大大缩短了设计周期，减少了人为错误出现的可能 性，降低了新产品的开发成本。 未来的e d a 工具将高度自动化，这使得工程师可以摆脱大量的设 计细节，而专心于产品的系统级设计。因此有人说，“未来的v l s i 设 计者是科学家而不是工程师”。 ”3 1 3 现代设计方法学 数字系统进入s o c 时代后，设计方法也随之发生改变。在以门级 模块为基础的设计阶段，主要考虑门级模块之间的延迟对设计的影响， 所以称之为时序驱动的设计( t d d ，t i m in g d r iv e nd es ig n ) 。随着s o c 的出现，以ip 模块重用为基础的设计逐渐流行，产生了基于模块的设 计方法( b b d ，b l0 c kb a s o dd e s i g n ) 。在应用b b d 方法进行设计的过程 中，逐渐产生一个问题：在开发完一个产品后，怎么能尽快丌发出其 系列产品。这样就产生了基于平台的设计方法( p b d ，p la t f o r m b a s e d d e s ig n ) 。” 通过对电子市场的观察，我们不难发现设计方法学演化的过程， 而且我们还能从中推断哪种设计方法和设计技术比较适合新阶段的发 展要求。图1 3 显示了设计方法学的各个发展阶段及其关键技术。 图13i c 设计方法学的发展情况 1 3 1时序驱动的设计方法( i d d ) 在面积驱动的设计方法( a d d ，a r e ad r iv e nd esig n ) 中，逻辑最小 化是关键，设计者追求小而均匀的设计目标。但是随着工艺进入深亚 微米( d s m ，d e e ps u b m ic f o n ) 领域，线载延迟模型的内连控制弱点加 剧。这些统计模型在深亚微米阶段误差较大，引起延迟计算的不收敛， 进而导致逻辑综合和布局布线的反复迭代，以及芯片尺寸的任意增长 等诸多问题。而且现今产品的复杂度和设计规模增加，面向市场的时 间缩短。因此必须加快设计和验证的速度，提高设计的交付层次，并 要求在整个设计过程中处理互连，而不是在设计的最后阶段。这些要 求都与a d d 设计方法以逻辑综合为中心的设计思想相违背。”6 “ 而以布局规划为中心的t d d 设计方法支持这些变化，可以解决这 些问题。布局规划和时序分析工具可以被用来决定布局敏感区域所处 的位置。该设计方法还允许布局结果加入到设计优化的过程中去。 t d d 设计方法的优点还在于其交付的网表可读性强，以布局规划为 中心的设计思想可以减少因时序收敛性问题而引起的设计迭代。扁平 式的时序分析或延迟计算更准确，且更易于被当今的工具所支持。它 可以将r a m 或r o m 处理为宏单元，还可以处理小型的软ip 。” 1 32 基于模块的设计方法( b b d ) 第一章前言 随着设计复杂度的提高，系统、r t l 级和物理设计之间产生新关系， 而且系统级功能重用几率不断增加，超出了t d d 设计方法的范畴。同 时，设计分工越来越细，设计专用性也越来越强；a s i c 工程师难于建 立切合实际的复杂测试平台；子系统之间的接口时序错误日益增长； 设计者开始使用现有的i p ，以加速产品的开发。”“” 在t d d 设计方法中，r t l 级设计都是依据综合约束边界来获取的。 在有限的应用范围内，行为级仿真和数据通道的编辑相结合，以实现 新的功能。而基于模块的设计方法( b b d ) 是在系统级进行行为建模，软 硬件可以交替使用，还可以使用软件仿真和硬件仿真来进行软硬件协 同功能验证。然后，这种新的设计元件被划分和映射到特定功能的r t l 级模块。这些模块再被设计来预算时序、功耗和面积约束。n “ b b d 设计方法的优点在于其自顶向下的设计方法可以有效地处理 大型复杂的设计，输入现有的处理器i p ，并行设计多个模块。而且d s m 内连影响可以通过r t l 级布局规划，数据通道和全局内连等来处理。 系统和r t l 级仿真之间的连接最小化了测试平台的开发，并提供了实 际和最坏环境下验证的可靠性。”“” 1 3 3 基于平台的设计方法( p b d ) 由于现有可重用的设计太少，使得新的市场不能很好地利用已有 的经验和资源，而激烈的竞争要求设计者将产品尽早面向市场，并加 快其派生产品的开发。种种因素推动了基于平台的设计方法( p b d ) 的出 现和发展。”。 p b d 设计方法是将计算机领域的“平台”概念移植到芯片设计中。 计算机“平台”是一个基本系统，它包括c p u 、b u s 、m e m o r y 、基本i o 和0 s ( o p e r a t i o ns y s t e m ) 等。仿效计算机“平台”的概念，可以通过 简单地增加和删除模块单元来实现不同的s o c 产品设计，降低设计时 间，提高设计效率。 在s o c 的设计中，平台是一系列可重用单元的集合。按照重用单 元的属性，重用单元包括硬件可重用单元( 硬件i p ) 和软件可重用单元 ( 软件i p ) 两种。参考计算机平台的概念，可以看出硬件i p 包括c p u 、 b u s 、m e m o r y 、基本i 0 和其他可重用单元( 功能扩充单元) ，软件i p 主要包括r t o s ( r e a lt i m eo p e r a t i o ns y s t e m ) 。p b d 设计方法可以看 作是b b d 设计方法的又一次升级，其重用单元由基于模块设计的偶遇 式重用( o p p o f t u r l is t ic r e u s e ) 提高到大规模计划式( p 1 ar l r l e dr e u s e ) 重用，平台本身也是一个可重用可扩充的单元。平台的可扩充性提高 了平台的灵活性，使基于平台设计派生产品系列变得快捷，平台的重 第一章前言 用性提高了重用的层次和设计效率。 p b d 设计方法还处于逐步的研究和完善的阶段，当前研究的主要方 向包括系统划分和相应的e d a 理论，接口综合及相应的e d a 理论以及 平台可重用可扩充标准的研究等。 1 4 论文意义 本论文依附国家8 6 3 计划课题“超大规模集成电路ip 核接口及相 关设计技术8 6 3 一s o c y 一3 一卜1 ”专题下的子专题“s o c 设计关键技术和 制造关键技术研究”，研究了基于深亚微米工艺的中等规模i p 设计的 关键技术，对于国内i p 标准化、i p 设计技术的研究都具有一定的意义。 夺对国内i p 标准化的发展起到了推动作用 “虚拟插座接口联盟”( v s i a ，v i r t u a l s o c k e ti n t e r f a c e a 1 l i a n c e ) 成立于l9 9 6 年9 月，是一个旨在推动s o c 产业快速发展， 促进片上多模块有效、快速集成、验证和测试的一个国际权威i p 标准 化组织。在对“s o c 设计关键技术和制造关键技术研究”中，我们研究 了v s i a 颁布的十余份规范文件和近百篇会议记要，结合国内i c 的发 展状况，进行国内i p 标准的尝试。 在p c 机系统中，虽然不同厂家的板卡使用不同的内部电路设计， 但同种板卡都有完全的互换性。i p 接口标准化就是为了实现s o c 领域 内的这种互换性。互换性是i p 接口( 外特性) 标准化研究工作的纲。v s i a 标准是“s o c 设计关键技术和制造关键技术研究”的主要对象，研究内 容包括它的指导思想、组织结构、工作领域、已有标准和计划中标准 等，为建立国家级i p 库和应用平台打下定的基础，积累一定的经验。 夺为i p 设计提供了实践经验 在以往的几十年里，我国i c 设计业一直面对着“或者设计出整个 奔腾，或者完全被排除在设计业之外”的尴尬局面。i c 设计业的最新 一轮分工为打破这种局面提供了一个适合我国国情的切入点一一中等 难度和设计规模的i p 。i p 产业的建立必将从国内和国际两个方面拉动 我国i c 设计业。 从国内方面看，我国屡次冲击高端i c 设计都不很成功，原因之一 是高端芯片的电路过于庞大和复杂。而i p 库的建立则把“系统集成” 与“功能模块设计”分开，分散了设计难度和规模。根据p c 机的经验， 只要i p 阵容整齐，设计自主知识产权的高端芯片产品将成为可能。 从国际方面看，i p 产业是进入国际市场的最好切入点。我国以电 路算法著称，将算法与i c 设计结合成为i p 是我国力所能及的，如果 6 第一章前言 引导得当，甚至可望在“十五”期间成为i p 出口大国，从而结束我国 i c 设计产业长期落后的态势。 i p 技术之所以受到广泛重视的主要原因是它为s o c 的设计提供有 效途径。我国已有一定的芯片生产和制造能力，i c 设计业也正在兴起。 这将对坚实i c 产业的基础起到积极作用。对改变我国集成电路产业的 落后局面和缩短我国集成电路技术与世界水平的差距，具有极为重要 的战略意义。 现在，0 8 c 0 l 软核的深亚微米优化设计正是在原有6 5 0 2 软核设计 的基础上进一步优化设计，是对设计自主i p 核及其标准化的有益尝试。 通过对v s i a 设计标准化的研究，尝试将0 8 c 0 1 做成一个i p 核，并使 其设计符合v s i a 颁布的设计规范，从而进行对i p 设计和标准化的探 索。 夺掌握基于d s m 工艺的i p 设计关键技术 由于i c 工艺水平达到深亚微米级后，设计考虑的主要问题也发生 了改变，前后端设计的界线不再清晰，这对传统的设计方法学是一个 新的挑战。同时，随着i c 规模的不断攀升，我们不得不更多地依赖于 e d a 工具的帮助。e d a 工具的能力和设计者应用e d a 工具的水平直接影 响到i c 设计所需的时间和成本。随着深亚微米技术的出现，e d a 厂商 都开始研制新的e d a 工具。我们通过0 8 c o i 软核的深亚微米优化设计， 探索如何更有效地利用这些e d a 工具的自动化能力，来优化设计，也 是对象0 8 c o l 这样基于d s m 工艺的中等规模i p 设计技术的一种尝试和 研究。 夺完善6 5 0 2 老芯片的性能 我们使用t s m c o 2 5 的深亚微米级单元库对其进行设计，在性能上 比r o c kw e l l 公司的6 5 0 2 芯片有进一步改进。 1 5论文工作 本论文源自国家8 6 3 计划的重要课题，论文的主要工作包括以下 几个方面： 夺v s i av c 转让工作组的标准研究和示范 v s i a 现有模拟混合信号、实现验证、i p 保护、测试、v c ( v i r t u a l c o m p o n e n t ) 转让、系统级设计、片上总线、功能验证、基于平台设计 等1 0 个工作领域。而本人在此项目中的工作重点是对v c 转让工作领 域的研究。 第一章前言 众所周知，商业贸易实际上是人类社会所有生产行为的原始驱动 力。没有这样或那样的市场需求，也就没有相应产品的生产和制造。 另外，某个产品的销售渠道是否健全、通畅也会在相当大的程度上影 响该产业和其中企业的发展。因此，v c 的转让作为推动s o c 产业的快 速、稳定发展至关重要的影响因素之一而存在。本人主要研究v c 转让 开发工作组( v ct r a n s f e rd w g ) 的技术进展情况，以及其制订的v c 转让规范( v ct r a n s f e rs p e c i f ic a t i o n ) ( 以下简称v c t l ) 和v c 描 述、遴选和转让的属性及格式标准( v i r tu a lc o m p o n e n ta t t r i b u t e s w i t hf o r m a tsf o rp r o f i l i n g ，s e l e c t io n ，a n dt r a n s f e rs t a n d a r d ) ( 以 下简称v c t 2 ) 的依据和主要原则。v c t l 和v c t 2 目前已经在各种i p 库 ( i pr e p o s i t o r y ) ( 包括公司内部和外部) 的建设中得到了广泛的应用。 合理地采纳这两份文件不仅有利于创建出完整且精简的i p 目录 ( c a t a l o g ) 数据库，而且有利于各子节点的数据库在结构和内容上保持 最大程度的统一，便于总的分配中心进行管理。v s i a 的v c 转让工作组 为建立一个充满活力的v c 贸易市场，推动s o c i p 产业良性发展起到 了非常重要的作用。我们在对v c t l 和v c t 2 研究的基础上，以0 8 c o i 软核为例，进行了标准化文档的示范。 夺基于d s m 工艺的i p 设计流程的研究 在对0 8 c 0 l 软核的深亚微米优化设计研究中，采用了t s m c o 2 5 的 深亚微米级单元库，以及c a d e n c e 和s y n o p s y s 公司的先进e d a 工具。 由于深亚微米技术对e d a 工具提出了新的要求，因此这些e d a 工具所 蕴含的深亚微米设计方法学对我们仍是很新鲜的概念。在整个设计流 程的进行过程中，必须不断获取新的知识，以了解e d a 工具工作的要 求，为其设置合适的参数，使得设计能够得到成功且最佳的结果。0 8 c 0 1 软核的深亚微米优化设计流程可以分成两条线索：设计和验证。设计 部分包括r t l 级代码标准化、逻辑综合和布局布线等。验证部分则包 括r t l 级仿真、门级仿真、静态时序分析和物理验证等，并对形式化 验证进行了一定的探索。通过整个流程的工作，我们摸索出一套针对 深亚微米级的设计技巧。 1 、0 8 c 0 1 软核的r t l 级代码标准化 首先，在0 8 c 0 1 软核的r t l 级代码设计基础上，进行标准化的修 改，使其符合v s i a 颁布的设计规范，并考虑综合、验证和时钟等多方 面因素，对r t l 级设计风格进行了研究。 2 、0 8 c 0 1 软核的功能验证 用c a d e n c e 公司的v e r i l o g x l 软件对设计进行r t l 级仿真和门级 l 第一章前言 仿真，门级仿真时采用t s m c o 2 5 的仿真库。同时，对形式化验证进行 了一定的研究。 3 、0 8 c o l 软核的逻辑综合 用s y n o p s y s 公司的d e s i g nc o m p i l e r 软件对设计进行逻辑综合， 且使用t s m c o 2 5 的综合库，将原有的时钟频率提高到4 0 m 。 4 、0 8 c 0 1 软核的静态时序分析 用s y n o p s y s 公司的p r i m et i m e 软件对逻辑综合所得的网表进行 静态时序分析，并根据时序违规情况结果对逻辑综合脚本提出修改意 见。 5 、0 8 c 0 1 软核的布局布线 用c a d e n c e 公司的s i l i c 0 ne n s e m b l e 软件对设计进行时序驱动的 自动布局布线，且使用t s m c o 2 5 的版图库。 6 、0 8 c 0 l 软核的物理验证 用c a d e n c e 公司的d r a c u l a 软件对布局布线所得的网表进行物理 验证，包括设计规则检查( d r c ) 、电学规则检查( e r c ) 和版图与电路图 一致性检查( l v s ) 。 9 第二章0 8 c 0 1 软核的设计流程选择 第二章0 8 c 0 1 软核的设计流程选择 0 8 c o l 软核的深亚微米优化设计流程的选择需要考虑两个主要因 素，即i p 核的标准化设计准则和深亚微米( d s m ) 设计技术。其中，标准 化设计方面的主要工作是如何依据国际标准化组织“虚拟插座接口联 盟”( v s i a ，v i r t u a ls o c k e ti n t e r f a c ea 1 1 i a n c e ) 所颁布的标准完成 0 8 c 0 l 软核的设计和验证工作；d s m 设计技术方面主要考虑如何采用时 序驱动的设计方法，针对0 8 c 0 1 这样中等规模i p 进行设计。 2 1l p 核的标准化设计 目前，集成电路的设计能力和开发工具能力远远落后于半导体工 艺的发展，形成了图2 1 中半导体工艺发展和i c 设计效率增长的剪刀 差。加之系统芯片( s o c ) 的设计又非常复杂，致使设计能力和工艺水平 之间的矛盾成为了s o c 发展过程中一个非常突出的障碍。基于i p 重用的 设计方法学是当前解决这一矛盾非常有效的办法。但是在实际工业应 用中，i p 重用并非可以有效且自由地“拼装”到s o c 中去。原因就在于， 不同公司开发的i p ，有其不同的设计准则和数据格式，而这些设计准 则和数据格式又恰恰是i p 重用的基础。因此要发展i p 产业，首先必须 解决i p 接口的标准化和i p 设计的规范化问题。 l 集成规模增长 k ， ，彳，彳 一么刍，r三群裂氯长一 爱晷誉容晷莓罄墨毫晷量曼曼暑 一一一一一一一- 一一一nn “n“ 图2 1半导体工艺发展和i c 设计效率增长的剪刀差 2 1 1i p 的基本概念 i o 咖 咖 m m ， 咄 矾 0 一邑叮糕鼬基昭g叫扳怡牛珊 篓三兰! ! 婴! 竺望箜堡生鎏堡垄量 i p ( in t e l le c t u a lp r o p e r t y ) 即常说的知识产权。美国d a t a q u e s t 咨询公司将半导体产业中的i p 定义为用于a s i c 、a s s p 、p l d 等芯片中， 预先设计好的电路功能模块。在工业界，又常称其为s i p ( s i l i c o ni p ) 。 从设计流程上看，按照a s i c 设计方法学对行为( b e h a v i o r ) 、结构 ( s t r u c tu r e ) 和物理( p h y s ic a l ) 三个设计域( d e s i g nd o m a in ) 的划分， 可将这些芯核分为软i p ( s o f ti p ) ，固i p ( f i r mi p ) 和硬i p ( h a r di p ) 。 软i p 是用可综合硬件描述语言进行描述的r t l 级设计。它已被仿 真验证和优化，可综合出正确的门级网表，且所需硬件数量最小。由 于不涉及具体的物理实现，因此具有很好的灵活性，但同时导致了性 能上( 比如时序、面积、功耗等方面) 的不可预知性。另外，软i p 在使 用时需要冒相当大的知识产权保护风险。 硬i p 是经过布局布线并针对某一特定工艺库优化过的网表或是物 理级版图，已被优化和生产验证过，可被新设计作为特定的功能模块 直接调用。它是i p 模块的最深层次，也是最主要的形式，不过由于对 工艺的依赖性使得其灵活性和可移植性都较差。 固i p 是已经基于一般工艺库进行了综合和布局后的结果，通常以 网表的形式提交客户使用。因此其在结构、面积以及性能的安排上都 已进行了优化。固i p 提供了介于软i p 和硬i p 之间的一个折衷方案。 比硬i p 有较好的灵活性和可移植性，在性能和面积上比软i p 有较好 的可预知性。 随着软硬件协同工作领域的不断扩大和深入，集成系统中的软件 也被设计工程师们视为是i p 的另一种形式。 2 1 2基于i p 重用的s 0 0 设计方法 s o c 的设计可以明确地分为两个部分：i p 模块的开发和i p 模块的 集成。从图2 2 能清晰地看到这两个部分所处的位置、设计流程以及 它们与v s i a 的关系。 i p 的开发商通常要自顶向下完成图2 2 左侧的每一个设计和验证 环节，同时开发流程的每一步都要满足相应的可交付项( d e l i v e r a b l e s ) 文件的要求。i p 的集成商则要完成图2 2 右边的整个设计和验证流程。 他们通过向制造商提供相应的数据( 按照制造要求来定义的数据格式) 来完成整个设计。中间阴影部分，i p 开发商和集成商之间需要交换( 主 要是由开发商向集成商提供) 的数据、文档等文件资料的标准化即v s i a 标准所涉及的领域。 第二章0 8 c 0 1 软核的设计流程选择 2 1 3 m s i 标准 图2 2 基于i p 重用的s o c 设计方法学 基于s o c 设计重用的工业需求，以及减少技术和商业贸易上的障碍 的需求，i p 产业界需要有相关标准来统一i p 开发过程中的设计规则和 数据格式，从而加速向s o c p ：业的转型。因此，v s i a ；f e c a d e n c e 、t o s h i b a 第二章0 8 c 0 1 软核的设计流程选择 和f u j it sl i 等大型i c 公司工程人员的共同努力下，于1 9 9 7 年3 月制订完 成了v s i a $ 系结构文档( v s i aa r c h i t e c t u r ed o c u m e n t ) ，专门解 决系统芯片上i p 重用技术方面的标准化问题。 2 1 3 1可交付项概述 为了使i p 有效地集成到s o c 中，i p 供应商需要向s o c 集成商提供 重要的可交付数据和文件。而v s i a 体系结构文档的主体就是一个 积累了从其他不同规范中来的所有可交付项文件的原始可交付项列 表，对上述数据和文件进行了必要的描述。其中的每一项具体内容都 是按照图2 2 中的设计方法学所提出的要求和定位而具体设置的。以 v s i a 体系结构文档中的可交付项的主项为基础，v s i a 的各个工作 组根据自己的实际情况，对其进行了很好的扩展和改进，形成了各自 工作领域内，具有鲜明特色并且有着很强指导意义的规范。 可交付项是v s i a 规范的灵魂和精髓所在。v s i a 所制订的大部分文 档都是用来说明这些可交付项内容的。它们的集合构成了一个完整的 可交付项列表。有了这个可交付项列表，i p 供应商、开发商、集成商 以及e d a 厂商就可以基于这样的平台有效且成功地设计和转让各自的 产品。体系结构文档中的标准可交付项文件列表是其他各规范的综合。 表2 i 是以0 8 c 0 l 作为软核时需要提交的可交付项列表。本列表 符合软核、硬核虚拟元件的结构级、行为级、物理级建模规范的 要求，包括v c 实现和验证所需的数据表示要求的定义、数据表示格式 的选择以及与之一致的v c 指导原则的定义。本列表中，“章节”表示 在该规范中对此可交付项文件进行解释的章节号。m 、c m 等表示可交付 项对此种i p 的约束程度：m 表示强制使用：r 表示推荐使用：c m 表示 根据应用情况强制使用；c r 表示根据应用情况推荐使用。“一”表示 该项对此类i p 没有要求。 第二章0 8 c 0 1 软核的设计流程选择 示范所使软遵循 章节交付项名称v s i a 、认证格式 注释 用的格式核与否 行为级和结构级模型 3 1 的宴觋 v e x i l o g v h d l 可综v e r i l o g 可 3 1 1 r t l 源代码是1 d p 0 8 c 0 1 7 合子集综合子集 v e x i l o g 、e d i f 网表、 v e z i l o g 网 3 1 2 单元缓和电路级网表是 0 8 c 0 i ” v ch s p i c e , v h d l 表 3 2 实现层行为级摸型 3 2 1 基本延迟模型0 l r否 3 2 2 时序分析模型o l ar 否 3 2 3 功耗模型 3 2 3 1黑灰盒功耗模型要求 o l ar 否 v e r i l o g v h d l 可综v e z i l o g 口j 3 2 3 2r t l 级功耗建模要求 mz同3 1 1 合子集综合子集 v e z i l o g 、功i