（微电子学与固体电子学专业论文）深亚微米大规模高速逻辑电路时钟策略研究.pdf

论文题目：深亚微米大规模高速逻辑电路时钟策略研究 学科名称：微电子学与固体电子学 研究生：吕楠签名： 指导教师：余宁梅教授签名： 摘要 掣塑叫l 叫l 哕哕 坩l 增y 2 1 17 7 10 随着集成电路设计不断向着大规模、高频率、低功耗方向的发展，对于时钟布线的深 层次要求成为了集成电路自动化设计的一个重要课题。在深亚微米阶段，集成电路设计中 互连线时延已经成为了主要的延迟因素，电路的性能越来越依赖于时钟线网的性能。面对 当前数g h z 的时钟频率，如何将时钟信号精确的分布到芯片的任何一个时钟单元已经成 为了当今高性能超大规模集成电路设计以及e d a 工具设计亟待解决的问题之一。 首先，本文分析了深亚微米工艺下特征尺寸变化对于时钟布线的影响。在研究现有的 互连线时延模型、时钟线网结构和时序优化策略等方面的基础上，将e l m o r e 提出的互连 线r c 模型改善为三层耦合r c 模型，应用于本次设计中。针对串扰和电源地网络i r d r o p 现象，提出了一种双层电源地网络结构，以绝对时延为代价，有效降低时钟偏斜，同时 有效屏蔽了可能出现的串扰噪声。 其次，本文提出了一种三级混合时钟网络结构，针对不同层采用不同的结构进行时钟 走线。新型的时钟网络具有高匹配，低功耗的特点。在时钟频率达到1 g h z 时，时钟信号 以小于时钟周期1 0 的时钟偏斜分布到芯片的每一个底层时钟单元。 然后，通过p e r l 语言实现耦合互连线r c 模型的自动计算和混合时钟拓扑结构的自动 生成。 最后在s m i co 1 3 岫工艺下，以总面积l 删一，输入电压幅值为1 2 v ，时钟周期为 1 i l s ，时钟节点上升下降时间为1 0 0 p s ，时钟端口负载为2 4 f f 为例，绘制版图验证三级混 合时钟网络结构和自动布线程序的正确性。经验证，在该结构算法下，最大时钟偏斜小于 时钟周期的5 ，转换时间小于时钟周期的1 0 。 关键词：深亚微米；绝对时延；零偏差；互连线时延模型；时钟线网 t i t l e ：c l o c ks t r a t e g yr e s e a r c ho f d e e ps u b m i c r o n l n t e g r a t e dl a r g e - s c a l eh l g h s p e e d c i r c u l t m a j o r ： m j c r o e i e c t r o n i c sa n ds o i i de i e c t r o n i c s n a m e ：l vn a n s u p e r 、，i s o r ：p r o f n i n g m e iy r u a b s t r a c t s i g n a t u 陀： s i g n a t u 陀： w i m i n t e 伊a t e dc i r c u i td e s i g l lc o n s 伽1 t l yd e v e l 叩t ov e 猡l a r g es c a l e ；h i g h 舭q u e n c ya 1 1 d l o wp o u r e rc o n s 啪p t i o n ，f o rd e e pr e q u i r e m e n to fc l o c kr o u t i n gb e c o m ea 1 1 i m p o r t a n ti s s u et o t l l e i n t e g r a t e dc i r c u i td e s i 班a l l t o m a t i o n i i lm ed e 印s u b m i c r o ns t a g eo fi n t e g r a t e dc i r c u i t d e s l g i l ，m t e r c o 衄e c th a sb e c o m et h em a i nf a c t o r so fc l o c kd e i a y ，c i r c u i tp e r f o m l a l l c er e l ym o r e a n dm o r eo nt h ec l o c k1 i n en e r k p e r f o 加a n c e f a c i n gt h ec u 玎e n tg h zc l o c k 舶q u e n c y ，h o w w i l ln l ec l o c ks i 朗a la c c u r a 钯d i s t r i b u t i o nt 0a j l yc l o c kc e l lo ft h ec m ph a sb e c o m eo n e o ft h e p r o b l e m sf o rn l eh j g hp e r f o n i l a n c ev e d rl a r g es c a l ei n t e 伊a t e dc i r c u i t d e s i g na i l de d at o o l s d e s i g n f i r s to fa l l ，t h i sp a p e r 锄a l y z e st l l e d e e ps u b m i c r o n 缸e g r a t e dc i r c u i tf e a t u r es i z ec h a l l g e f o rc l o c kr o u t 她i i l f l u e n c e i n 龇s t u d yo fe x i s t j n gi n t e e c t d e l a ym o d e l ，t h ec l o c kl i n e i l e t w o r ks t m c t u r e 觚dc l o c ko p t i m i z a t i o ns 仃 l _ t e g ye t c ，a n do nt h eb a s i so f e l m o r ei n t e r c o l l l l e c t l i n e sr cm o d e lf o rt t l r e e l a y e ri r i l p r o v ec o u p l i n gr cm o d e l ，a n da p p l i e dt o “sd e s i 趴 a c c o r d l n gp h e n o m e n o no fc r o s s t a l ka i l ds i n g l ev d d g n dn e 咖r ki r d r o p ，t l l i sp a p e rp u t f o r w a r dd o u b l ev d d ( 料dn e 觚o r k s n u c t u r e ，、 ，i mt h ec o s to fa b s o l u t et i m ed e l a y ，e f r e c t i v e l y r e d u c et h ec l o c ks k e wa i l ds l l i e l dt h ep o s s i b l ec r o s s t a 收n o i s e s e c o n d l y ，t 1 1 ep a p e rp u t sf o r 忾砌as 仃u c t l l r eo fl e v e l3c l o c kn e r k ，a c c o r d i n gt o d i 肫r e n tl e v e ib yw i l i c ht h ed i 行e r e n ts t m c t u r ec l o c kr o u t i n g n e wt y p eo fc l o c kn e 帆r k h a s a d v a i l t a g e s 如r 址曲m a t c h i n g 勰dl o wp o w e rc o l l s u i i l p t i o n 础ss t m c t ei i lu pt 0lg h zc l o c k 舭q u e n c y ，t l l ec l o c ks i 盟a 1c a l ls t i l lm e e tt 1 1 ec l o c ks k e wt h el e s st 1 1 a j l5 c i o c kc v c l e t l l e n ，n u 曲t h ep e r l l a i l 驰g ep r o g r 锄si n t e r c o i l r l e c tc o u p l i n gr c m o d e la n dm i x e d t o p o l o g i c a ls t m c t u r eo ft h ea u t o m a t i cg e n e r a t j o no fc l o c k f i n a l l y ，i nt h es m i c0 13 岬p r o c e s s ，晰t l lat o t a la r e a0 fl1 1 1 m ? ，t h ep o w e r s u p p l yv o l t a g e 摘要 o f1 2v ，c l o c kc y c l ef o r1i l s ，i n c r e a s e d e c r e a s et i m ef o r1 0 0 p s ，c i o c kp o r t1 0 a df o r2 4 伍，f o r e x 如1 p l e ，抵) i ，t e r r i t o 拶v a l i d a t i o nl e v e l3m i x e dc l o c kn 咖o r ks t i u c t u 】r ea n da _ u t o m a t i c 晰r i n g c o r r e c 廿l e s so fm ep r o g r a m t h ev e r i f i c a t i o n ，i i lt l l i ss 仃u c t u r ea l g o r i t h m ，t l l em a x i m 眦c l o c k s k e wt h cl e s st h 觚5 o fm ec l o c kc y c l e ，m ec o n v e r s i o nt i m el e s st i 珊l0 o ft 1 1 ec l o c kc y c l e k 呵w o r d s ：d e 印s u b m i c r o n ；d o u b l ev d d g n dn e 嘶r k ；z e r os k e w ；c l o c kc r o s s t a l k ； i n t e r c o n n e c td e l a ym o d e l ；t h ec l o c kn e t s i i i 西安理工大学硕士学位论文 i i 绪论 1 绪论 1 1 引言 当今新技术革命的核心是电子信息技术，而微电子技术是电子信息技术的重要驱动 力。随着集成电路规模的不断增加和性价比的不断提高，带动信息产业各个领域发生了革 命性的变化。而且微电子技术和传统技术的结合使传统技术焕发新的生命力，微电子技术 水平的高低已经成为了衡量国家经济发展、科技水平、国防实力的重要标志。 在过去的2 0 年中，晶体管尺寸遵循摩尔定律呈指数速度快速缩小使得集成电路技术得 到了突飞猛进的发展。表1 1 是国际半导体技术路线图( i n t e m a t i o n a lt e c h n o l o g yr o a d m a p s e m i c o n d u c t o r ，i t r s ) 工艺发展趋势数据表1 1 ，从表1 1 中可以看出从2 0 0 4 年到2 0 1 2 年， 特征尺寸正在逐步缩小，从0 4 年的9 0 m 发展到现在已经达到了3 5 姗，此外，从2 0 0 4 到2 0 1 2 年，芯片的时钟频率不断提高、金属线层数不断增加、互连线间距不断缩小、电源电压不 断下降、集成晶体管数目不断增加。此外，电路功能从原来的与、或、非等简单逻辑运算， 到现在集合了数据采样，数据处理及控制，输出处理等功能。 表卜li t r s2 0 0 4 的工艺发展趋势数据1 1 i j a b l el - 1i t r st e c h n o l o g yd e v e l o p m e n tt r e n dd a t a 年代 2 0 0 42 0 0 52 0 0 62 0 0 72 0 0 8 2 0 0 9 2 0 1 02 0 1 2 工艺尺寸 9 06 54 5 m d r a m 最小线 9 08 07 06 55 7 5 04 5 3 5 宽m n 晶体管密度 7 79 71 2 21 5 41 9 42 4 53 0 94 9 0 眈n 1 2 芯片时钟 4 1 7 15 2 0 46 7 8 39 2 8 51 0 9 7 21 2 3 6 91 5 0 7 92 0 0 6 5 g h z 芯片面积 1 1 08 21 2 29 71 3 11 0 4 8 31 0 4 删 1 1 2 金属线层数 1 0 1 41 1 1 51 1 1 51 1 1 51 2 - 1 61 2 1 61 2 1 61 2 1 6 供电电压v o 9 1 20 9 1 10 9 1 1o 8 1 10 8 - 1 o0 8 1 0 o 7 1 0 0 7 0 9 西安理工大学硕士学位论文 特征尺寸的不断缩小，引来了v l s i 设计多方面的难题。与此同时，e d a ( e 1 e c t r o l l i c d e s i g na u t o m a t i o n ) 技术也随着集成电路的进步迅速发展起来。大规模数字集成电路设计 离不开e d a 技术的发展，它的普遍应用对保证电路性能，缩短设计周期和降低设计成本 是至关重要的。 1 2 深亚微米集成电路的研究现状 在1 1 节中，我们根据i t r s 给出的集成电路工艺发展趋势，可以分析得出工艺变化 势必会引起集成电路设计极大的改变，以往很多的算法、模型和分析方法都无法满足现阶 段集成电路设计的需求。 接下来我们重点分析一下受到工艺影响比较大的几个方面。 1 2 1 互连线现状 首先，随着特征尺寸的不断减小，互连线延迟变得越来越显著，图1 1 是门延时和互 连线延时随着工艺发展的变化图2 1 。从图1 1 可以看出在，当特征尺寸缩小到1 岬以下 时，互连线延迟开始大于门延迟。到了深亚微米阶段，互连线延迟已经远远大于门延迟， 占到了总延迟的6 0 7 5 ，成为了制约系统性能的关键因素3 1 。在集成电路设计中已经 不能仅仅依靠门电路的时序进行简单的叠加来估算芯片的延迟，必须考虑互连线的延时问 题，否则，在逻辑设计时功能和时序都正确的电路经过后端物理实现后往往不能达到时序 要求，甚至会出现功能紊乱。 其次，进入深亚微米阶段后，一方面信号波长与互连线长度几乎达到同一数量级，时 钟频率达到数g h z ，互连线自身的分布电阻、互连线之间的漏电流以及互连线耦合产生 的串扰问题变得越来越复杂。当串扰的峰值足够大时，将导致互连线上时钟信号的延时和 转换时间发生变化，引起电路整体的时钟偏斜过大，进而导致时序紊乱；另一方面，互连 线线宽的不断缩小使得互连耦合越来越严重。互连线耦合所造成的容性与感性噪声已经对 纳米设计的时钟信号完整性造成严重威胁，是互连设计的重要考虑因素之一。 第三，由于电源电压的不断缩小，互连线走线时还容易产生电迁移以及电源地网络 的i r d r o p 等现象，使得电压分布不均匀，一部分电压消耗在互连线上，容易引起底层 单元的供电不足。 所以，综上所述，就要求e d a 工具在逻辑综合时能够提供更加符合实际情况的互连 线模型，确保时钟布线时互连线估算的准确性。 2 绪论 图卜l 门时延与互连线时延随工艺发展趋势脚 f i g l lt e c l l n o l 0 蹦d e v e l o p m e n t 仃e n do f d e l a y 1 2 2 集成电路同步时钟现状 在同步时序集成电路中，时钟信号是整个集成电路系统数据传输的参考基准。在理想 情况下，时钟应当同时到达系统中所有的钟控单元( 锁存器、触发器、存储器、动态门等) 。 但是在实际中，时钟到达所需各个点的时间会存在一定的偏差，我们称之为时钟的不确定 性。时钟的不确定性包括时钟偏斜( c l o c ks k e w ) 和时钟抖动( c l o c kj i n e r ) ，我们将一对 物理时钟的标称时间差和实际时间差之间的差异定义为时钟偏差，它反映了时钟信号的空 间差异“1 。时钟偏斜主要由系统偏斜、随机偏斜、漂移偏斜组成。此外，我们将某一个时 钟在不同周期之间的差异称为时间抖动，它反映了时钟信号的时间差异哺1 。时钟的不确定 性是衡量时钟分布网络性能的最主要指标之一。 随着集成电路进入深亚微米阶段，时钟网络受到了严重的影响。随着复杂度和密集度 的提高，从表面上来看，时钟频率的不断提高使得时钟不确定性减小，但是实际上时钟的 不确定性在该频率下所占比例却越来越大。我们希望时钟的偏斜和抖动越小越好，但绝对 的零偏斜是不可能实现的，而且过分追求低偏斜也会抑制电路的其他性能。所以一般公认 3 西安理工大学硕士学位论丈 最大时钟偏斜不超过时钟周期的百分之1 0 就是满足时序要求的5 1 。 1 3 时钟线网及其自动布线的重要性 根据1 2 节时钟问题的分析，我们可以看出时钟不确定性引起的时序问题对同步集成 电路性能的影响是非常严重的。此外，时钟引起功耗损失也已经不能被忽视了。在现阶段 工艺条件下，时钟线网产生的功耗已经占芯片总功耗的3 0 5 0 “。所以在时钟走线时， 构造时钟拓扑结构对时钟进行合理的分配对于集成电路整体设计来说是非常重要的。 1 3 1 时钟网络模型的重要性 对时钟走线进行合理规划，可以在提高芯片整体速度、功耗、面积等方面的同时可以 提高布线速度和布线准确率。因此建立合理的时钟网络模型一直是集成电路物理布线的一 个重点研究课题。 最初的a s i c 设计对于时钟分布是比较随意的，只要保证线长相等或者通过添加缓冲 器来优化延时相等即可。但是随着工艺进入深亚微米阶段，这种简单的时钟网络结构受到 了严重的随机偏斜影响。这种结构的时钟分布网络也是当前大多数通用e d a 工具所能支持 的情况。并且大多数采用随机产生时钟分布网络结构的设计通常都不会有足够的资源对随 机偏斜、抖动和漂移进行仔细的分析。为了解决这一问题，就必须提出更合理更优化的时 钟模型。 随着集成电路技术的不断发展，现阶段，已经提出了很多新型的时钟网络结构。从结 构上可以划分为网格结构、树形结构( h 树和x 树) 、鱼骨型结构以及混合型结构。现代 高性能时钟网络设计的一个趋势是采用网格和树形结合的两级混合结构n 。1 。利用网格结 构和树形结构的在全局时钟和局部时钟的不同应用从而达到时钟偏斜的最小化。近几年推 出的高性能微处理器都采用这种混合结构n 1 。混合结构的时钟网络具有低功耗低失配 的优点，但是由于一方面混合结构在建模和自动化方面还存在很多难以解决的问题，另外 一方面混合结构的具体模型种类繁多，因此混合结构主要应用在以全定制设计方式为主的 高性能芯片中。 1 3 2 时钟网络自动布线的重要性 随着集成电路工艺尺寸的不断缩小，设计规模不断变大，物理设计过程变得越来越复 杂。目前整个物理设计过程都是依靠e d a 工具协助设计者来完成的。图1 2 是时钟布线 的流程示例图( 以网格型为例) 。从图1 2 可以看出，时钟线网布线设计流程主要由四部 分组成。 4 绪论 首先，从d c 综合之后的门级网表中提取出所有单元的布局信息，通过单元的几何信 息将单元摆放在芯片上； 其次，将带有时钟端口的单元进行划分，合并。合理的划分底层同步时钟单元一方面 可以进行局部时钟管理，降低功耗，另外一方面可以大大提高布线效率。 然后，根据划分好的时钟端口生成时钟拓扑结构。时钟拓扑结构的生成原则主要是以 时钟偏斜最小化、时钟功耗最小化为依据。 之后进行时序仿真，对于不满足时序的支路进行时序优化。目前使用比较广泛的时序 优化方法有缓冲器插入策略和线宽优化策略。 图卜2 时钟布线流程示例图 f i g l 一2c l o c kw i r i n gp r o c e s s 1 4 本文的工作内容与意义 缓冲器懒 由前文所述，应用于高性能全定制芯片的时钟网络设计是目前深亚微米集成电路物 理设计中最亟待解决的难题之一，也是目前设计中费时费力的方面，所以本文的主要目标 设计一种应用在全定制芯片中，具有针对高频时钟的布线拓扑算法。之后，利用p e r l 语言 实现该算法。 本文的主要内容如下： 首先：在研究深亚微米工艺对于互连线影响的基础上，得出影响互连线时延的主要 因素。分析现阶段在a s i c 设计中应用比较广泛的几种互连线时延估算模型( e l m o r e 模型、 s p i c e 模拟、矩量匹配法甜2 2 删) 的优缺点。之后针对本次全定制设计对于速度的重点 需求，设计一种三层耦合互连线高速预估模型，结合p e r l 语言，实现了算法。在s i m c 0 1 3 l l m 工艺条件下，通过版图验证对比，确保互连线模型的精确度。在满足预估精度的 前提下，尽可能的提高模型计算速度。 西安理工大学硕士学位论文 其次：设计了一种双层电源地网络结构。以一定的绝对时延为代价，降低了电路整 体的时钟偏斜，同时这种双层电源地网络结构也有效的解决串扰现象和电源地网络出现 的熙d r o p 现象。之后，结合p e r l 语言，搭建自动验证平台。 然后，介绍一下本次采用的三层混合时钟网络结构。针对芯片中不同层的应用，选用 不同的时钟线网结构，从而达到低功耗，高匹配的优点。之后，利用p e r l 语言编写时钟 拓扑网表，从而实现时钟的自动布线。同样在s i m c0 1 3 岬工艺条件下，绘制各层时钟 网络版图进行对比验证，之后再进行三层结构的整体版图验证，确保算法正确性和精确度。 6 第二章耦合互连线时延模型 2 耦合互连线时延模型 2 1 互连线时延模型建立的必要性 所谓互连线即在大规模和超大规模集成电路中按照拓扑性质连接芯片内部各单元连 接芯片的i o 接口与周边电路或其它芯片的介质基板上的导体线。互连线延迟主要由多晶 硅的宽度、长度、氧化层的厚度和金属线的宽度、长度等参数组成。 首先，随着芯片集成度和工作速度的不断提高，对于规模庞大的时钟网络来说，一方 面高集成度必然会导致互连线长度的提高，芯片面积的增大。另外一方面集成度的提高导 致了互连线间的耦合越来越复杂n 引，耦合电容超过互连线自身相对于地的电容成为互连线 走线电容的主要组成部分。也就是说集成度增大互连线宽度变小虽然会减小其对地的单位 电容但是考虑到耦合电容的因素其单位线长上的总电容值仍很有可能是增大的。所以很有 必要有建立互连线的精确模型，估算时钟信号在其上传输所引起的时延n 卜1 5 1 。 其次，在电路设计和验证过程中需要反复计算延时以及满足些全定制系统的特殊要 求，所以有必要设计满足精确且计算速度快的互连线模型。电路中互连线的时延已成为了 时延的最重要因素u 争1 4 1 本章在分析现有的互连线时延模型优缺点的基础上，提出针对本次设计高速估算移求 的耦合互连线时延模型。 2 2 耦合互连线等效模型的提出 在深亚微米工艺条件下互连线之间的耦合效应已不容忽视了。图2 1 为o 1 3 岬工艺 和0 2 5 “m 工艺下互连线耦合模型，通过对比2 - 1 图中两种特征尺寸的互连线耦合电容， 我们可以看出随着特征尺寸的不断缩小，一方面金属线自身的宽度越小越窄，另外一方面 互连线之间的距离也越来越小。其中互连线宽度的减小使得互连线电阻增大，而互连线间 距的缩小，使得互连线之间的耦合越来越严重。这两个因素都会导致互连线时延的增加。 7 西安理工大学硕士学位论文 图2 一l 不同工艺下的互连线耦合情况n 3 儿1 钉 f i 醇- 1d i f f e r e n tp r o c e s so fi n t e r c o 衄e c tc o u p l i n g 所以为了精确的表示互连线的时延模型，就不能只考虑互连线自身参数，必须将互连 线之间的耦合因素考虑进去。简单地来说就是将两条间距较小的互连线其中一条作为受干 扰线，处于另外一条作为干扰线的情况下进行分析。这就引入了互连线的串扰问题，其实 互连线的模型等效和互连线的串扰是密不可分的。关于串扰问题，我们将在第三章做出详 细分析。 基于以上分析，我们可以看出互连线需要精确等效为一段r l g c 传输线。图2 2 是两 条耦合互连线的精确等效图。从2 2 图中可以看出，耦合互连线被等效为r 、l 、g 、c ， 分别代表互连线自身电阻、耦合产生的电感、电导和电容。其中上面的为受扰线，下面为 干扰线。 在第一章提到，之所以要对互连线进行模型建立，主要是因为对互连线直接仿真时延 时间代价太大。将互连线等效为i u g c 模型虽然可以在一定程度上提高效率，降低估算 时间，但是由于该模型的复杂度比较高，仍然需要很大时间，而且复杂度过高也会导致公 式迭代时发生不收敛。 由于一方面对于精度过高要求在实际应用中没有太大的意义n6 j ；另一方面，人们研究 发现，电导和电感属于延迟模型的高阶分量，对于精度的影响比较低，所以一些高速的 r c 模型和r l c 模型被人们提出并使用n 。2 副。采用简化的r c 模型，可以在满足精度需求 的前提下，大大提高互连线时延的估算效率。 这里要说明的是，一般情况下干扰线常常同时也是受扰线，而受扰线也是一定的干扰 源，这就使得问题变得非常复杂。所以在接下来的讨论中，我们认为受扰线不会对其他互 连线产生干扰。 8 第二章耦合互连线时延模型 图2 - 2 两根耦合互连线i 乩g c 模型示意图 2 3 耦合互连线时延模型 随着时延模型算法的不断改善，现阶段，e l m o r e 时延模型主要应用于布图 优化策略；s p i c e 模拟法主要应用于模型仿真和时延结果验证；还有一些在 e 1 m o r e 时延模型基础上提出的渐进波形估值法、r e x 、p v l 、对c e 法以及c f h 等矩量匹配法，由于种种原因还处于研究阶段。 接下来本节将重点介绍和分析e l m o r e 时延模型算法和s p i c e 模拟法的优缺 点。 ” 2 3 1e l m o r e 时延模型1 7 1 图2 3 为单根互连线的r c 模型及其树形模型转换示意图。从图2 3 中可以 看出，事实上，w c e l m o r e 是将互连线等效为c r c 模型，这样更符合金属线的 实际情况。因为从理论上来讲当互连线自身电阻和耦合电容并不是在整个互连线 的某一个点形成的，而是分段叠加形成的总值。e 1 m o r e 在这里只是将集总模型 分成了两段的分布参数型。当然分布的越细致模型就越准确，但是无限划分显然 是不实际的。 1 9 4 9 年w c e l m o r e 提出了著名的e l m o r e 时延模型n7 1 ，e l m o r e 认为互连线 时延是将信号的冲激响应h ( s ) 展开后的一阶分量： 一 乃= i f p ( f ) d f ( 2 1 ) 9 西安理工大学硕士学位论文 图2 3 单根互连线的r c 模型及树形模型变化 。 f i 醇- 2s i n g l ei n t e r c o 肌e c tr cm o d e la n d 打e em o d e l 其中e ( t ) 为单位脉冲响应，t d 近似表示时钟信号上升沿从互连线一端的5 0 到达该段互连线另一端5 0 时所需时间，目前大部分研究人员使用t d 作为时钟 信号的互连线延迟。此外，还有一些研究人员把信号上升下降时间( 即信号在其 最大值的l o 与9 0 之间变化所需的时间) 作为时延的定义。 e l i i l o r e 提出用集总r c 模型代替互连线r c 树，简化了时延计算模型，2 2 式是该模型下时钟信号从时钟源点到树节点s 的时延公式。 f g 。，f ) = r “c 。 七 ( 2 2 ) 其中心是路径砌厅k ，f ) 与砌历k ，尼) 重叠部分的电阻。 由于互连线电阻和电容大小与互连线的长度成正比，所以根据式( 2 2 ) 可以看 出互连线延迟时间和互连线长度平方成正比。时钟线网作为整个集成屯路中最长 的互连线，延迟也是最大的。一般情况下，我们通过加入缓冲器来减小延迟。 本次设计采用e 1 m o r e 时延模型主要是因为该模型只考虑信号冲激响应的一 阶分量，具有以下优点： ( 1 ) 模型结构比较简单； ( 2 ) 函数公式具有递归性，便于程序实现； ( 3 ) 计算时间比较短，迭代易收敛； ( 4 ) 适合对精度要求比较低的大规模时钟线网延时的估算，该模型可以很 好的体现速度优势。 目前e 1 m o r e 时延模型已经成为时钟线网时延估算最常用的时延模型。 l o 第二章耦合互连线时延模型 2 3 2s p i c e 模拟法 s p i c e ( s h i l u l a t i o np r o 鳟珊f o ri n t e g r a t e dc i r c u i te m p h 撕s ) 是目前业界比较权威的电 路模拟仿真标准工具，利用s p i c e 工具也可以对互连线时延进行估算。 由于s p i c e 工具在估算时延模型时，是将信号的冲激响应全部展开进行计算，并且 还考虑了电路的动态分析模型，所以估算的精度高。但是由于将冲激响应公式全部展开非 常复杂，迭代容易产生不收敛，同时计算时间也比较长，所以对于大规模时钟线网的时延 估算很少会采用s p i c e 模拟法。基于s p i c e 模拟法的优缺点，本次将采用s p i c e 模拟法 作为自己设计的互连线时延模型的检验标准。 2 4 互连线r c 模型的建立 本节将主要讨论在本次设计中使用的互连线r c 模型。 从上面关于互连线模型的介绍中我们可以看出，好的互连线r c 模型不一定同时具有 高精度和高速度，而是应当根据实际应用选取合适的估算模型。由于本次设计的r c 模型 主要应用在构建庞大的时钟网络，所以r c 时延模型需要在保证精度的前提下，尽量的降 低r c 的估算时间。本次采用的是基于e l m o r e 的一阶模型，尽量提高估算速度。 本次设计中要求的互连线时延模型应具有以下功能：( 1 ) 模型要具有一定的精度，可 以用于大规模时钟网络设计过程中互连线延迟的估计；( 2 ) 模型简单，便于嵌套递归计算； ( 3 ) 模型的算法要易于编程自动提取和计算，不能花费过多计算时间。 2 4 1 互连线r c 模型的提出 在2 2 节中，我们分析了互连线精确传输的i 也g c 分布参数模型，它可以精确的模拟 互连线传输，但缺点是分布参数模型计算复杂，不适合快速计算。针对大规模时钟线网的 时延估算要求，本次设计的互连线r c 模型以e l m o r c 模型为基础，将三层耦合互连线金 属等效为集总r c 型和分布参数型，并且实现两种模型的相互转换，然后利用s p i c e 模 拟法，进一步验证以确保模型的精确度。 图2 _ 4 是传统三根耦合互连线的r c 模型瞰1 ，在图2 4 的模型中，将寄生电容分为对 地电容和耦合电容，另外还是采用分布参数结构，虽然模型比较准确，但是还是比较复杂。 所以在2 4 图的基础上，我们进一步对模型结构进行压缩，采用集总模型，并且将耦合电 容叠加到对地电容上。之后根据计算得到的时延信息和时钟缓冲器的驱动能力将集总型转 化为分布参数型。 图2 5 是三根耦合互连线的简化模型，我们将节点a 和b 之间的金属线等效为一个 电阻r 和一个对地电容c 。然后以e l m o r e 时延算法为基础计算得到r 和c 的值。这里需 西安理工大学硕士学位论文 要简单说明的一点的是这里分析三条互连线耦合模型是因为本次设计的互连线同层之间 的实际耦合也是同时存在两条干扰线。这主要是考虑到双层电源地网，这个问题在第三 章将会做出详细讲述。 _ 一一b 2 4 2 互连线r c 模型算法 接下来分别对电阻和电容进行模型建立。 a 电阻建模： 由于互连线耦合对互连线电阻不会产生影响，所以仍然可以采用基本的金属电阻计算 公式。我们知道电阻的计算公式瞳卜矧为： r = p 争“2 3 ) 1 2 第二章耦合互连线时延模型 其中j d 一为物质的电阻率，q 朋；l 为长度，单位聊；s 为截面积，单位m 2 。我们 可以查阅厂方所提供的工艺库文件。本次设计是在s m i c0 1 3 舯1 p 8 m 工艺环境下完成 的。 从工艺库文件中可以得到每层金属线的电阻率p 信息如表2 一l 表2 一l 不同金属层的电阻率变化表 r l b l e2 - ld i 仟e r e n tm e t a i l a y e rr 鹤i s t i v e l yt a b l e 金属层级m 1m 2m 3m 4m 5m 6m 7m 8 电阻率p o 1 2 2o 0 5 80 0 5 8o 0 5 8o 0 4 5o 0 4 5o 0 1 90 0 1 9 此外，对于金属的不同宽度w ，存在有一个修正系数p ，如表2 2 所示： 表2 _ 2 电阻率修正系数表 t a b i e2 2r e s j s t i v i t y r r e c t i o n e 仟i c i e n tt a b i e 编号i 1234 宽度w 【i 】m o 2o 2 50 5 1 系数p 【i 】 10 9 1 5 l0 8 2 3 2o 7 8 0 4 根据上述表格提供的参数，采用如下计算方法估算电阻值。 ( 1 ) 实际宽度值w 在表2 2 范围内，用式2 4 计算： 尺= 如o 【w 。+ 1 】一( w 【w ，+ l 】一w ，) 0 【w ，+ l 】一p 【w 。砂( w 【w 。+ l 卜w 【w 。功( 2 4 ) 其中，r 青是该层金属的方块电阻： t 岛= p = ( 2 - 5 ) w 其中w 是金属线宽度的测量值。w ，是实际值，w 。是w ，所对应宽度范围在表格中的 值，p 是w 。所对应的修正系数值。 ( 2 ) 实际w 的值大于表2 2 范围，用式2 6 计算： r = 0 7 8 0 4 天式2 3 ( 2 6 ) b 电容建模： 图2 6 是某层互连线由于耦合产生电容的示意图。从图2 6 我们可以看出互连线的电 容耦合情况非常复杂，除了与本层金属耦合之外，还会与上层金属和下层金属或者下层衬 底发生耦合。但是其中每一种情况都可以认为是平行板电容模型，如式( 2 7 ) 所示： 1 3 西安理工大学硕士学位论文 图2 - 6 互连线耦合情况示意图 f i 9 2 - 6i f i t e r c o n n e c tc o u p l i n gs i t u a t i o ns c h e m e s c = 脱( 2 7 ) z 似 在2 7 式中，w 和l 分别为互连线的宽度与长度，0 和s 。表示绝缘层的厚度和介 电常数。其中等于： 8 以= 8 ，s d ( 2 - 8 ) 6 0 等于8 8 5 4 x 1 0 _ 2 f m ，是真空的介电系数，占，是绝缘材料的相对介电常数。 确定了每一种耦合的模型之后，我们再将每一种情况下的平行板电容进行叠加，就可 以估算出互连线金属的整体耦合电容值。 通过工艺库文件s m i ci n t e r c o i l l l e c tc a p a c i t a n c e1 a b l e ，可以获得各层互连线( 包括金 属层与硅栅层) 在不同宽度，间距，层级情况下的各类寄生电容。但是，该文件提供的只 是一个参数表格，也就是说它所提供的参数都是一些离散数据，所以不能直接通过查表得 到所有长度，线间距，层级情况下各类寄生电容参数。因此，我们就需要模拟出整条耦合 电容曲线，建立一套通过查阅工艺库文件，以拟合估算各种情况下电容值的算法。 1 4 第二章耦合互连线时延模型 表2 3s m i c 互连线电容参数表一 1 a b l e2 - 3s m i ci n t e r c o n n e c tc 印a c i t a n c et a b l el w i d t h s p a c i n g c t 删c b o t 啪c a c 唧 c f ( u m )( u m )( f f u m )( f f u m )( f f u m )( )( f f m ) 0 20 1 82 6 5 e 0 14 1 2 e 0 21 9 3 e 0 21 0 7 e 一0 11 1 0 e 0 2 0 20 。22 4 7 e o14 2 9 e 0 21 9 3 e 0 29 7 2 e 0 21 1 8 e 0 2 o 2o 2 52 1 6 e 0 14 7 0 e 0 21 9 3 e 0 27 9 6 e 0 21 3 9 e 0 2 表2 3s m i c 互连线电容参数表二 t a b l e2 3s m i ci n t e r c o 彻e c tc 印a c i t 锄c et a b l e2 w i d t h s p a c i n gc 侧 c b o n o mc s u c c o 叩 c s d ( u m )( 啪)( 腰u m )( 傅u m )( f f 1 l m )( 妇f u m )心| m 吣 0 20 1 82 7 3 e 0 13 5 4 e 0 28 2 0 e 0 31 o o e 0 18 0 7 e 0 3 0 2 0 2 2 5 3 e 0l3 7 0 e 0 29 0 3 e 0 39 0 4 e 0 28 8 5 e 0 3 o 20 2 52 2 7 e 0l 4 1 0 e 0 21 1 0 e 0 27 18 e 0 21 0 8 e 0 2 通过分析图2 6 互连线电容耦合模型，根据不同的金属层位置，需要将互连线耦合分 为两种情况来考虑： 第一种情况是：待计算金属线位于顶层，这时的电容就与该金属层以及下一层金属线 有关； 第二种情况是：待计算的金属线位于中间层，那么这时的电容就与该层金属的上层以 及下层金属相关。 表2 3 和表2 4 是s m i ci n t e r c o i l i l e c tc 印a c i t a l l c e1 a b l e 的部分数据，我们可以看到， 对于不同的w i d m ，s p a c i n g ，通过查表就可以获得需要的电容计算参数。其中表2 - 3 是针 对顶层模型；表2 - 4 是针对非顶层情况。 针对上述两种情况，电容的计算方法如下： ( 1 ) 对于非顶层的情况： 一方面考虑到互连线线间距必须符合版图设计规则( d r c ) ；另外一方面当线间距大 于某一个值时，耦合就认为是不存在的。所以在这里我们按照线间距s p a c e 将耦合电容分 为四种情况来具体分析： 1 5 西安理工大学硕士学位论文 如果线间距s p a c e 在表中可以直接查到，则直接使用相应行的数据： q 。2 q ：2 q ，g 。2 g ：2 g ，c u 。2 g ：2 0 ，w i d t h 等于相应的表格值； 0 如果s p a c e 的值在上一行和下一行的s p a c e 之间： q - 2 q z 3 上一行的q + 真实s p a c e 一上一行的s p a c e ) 半( 下一行的q 一上一行的q ) ( 下 一行的s p a c e 一上一行的s p a c e ) ； g ，2g 22 上一行的g + ( 真实s p a c e 一上一行的s p a c e ) 水( 下一行的g 一上一行的 g ) ( 下一行的s p a c e 一上一行的s p a c e ) ； g 。2 0 ：2 上一行的o + ( 真实s p a c e 一上一行的s p a c e ) ，l c ( 下一行的g 一上一行的 c u ) ( 下一行的s p a c e 一上一行的s p a c e ) ； 。一一- 。7 如果s p a c e 小于表格中的最小值，那么q ，q ，c 0 都按照表格中的最小s p a c e 值计算，取第一行的值； 如果s p a c e 大于表格中的最大值，那么c p ，g ，c 0 取最后一行值； 通过上面四种情况得到q ，g ，g 的值后，总的电容按式2 - 9 计算： c = 三 ( c p ，+ c ，：) + 三奉) 木( c 6 + g ) + e ，+ e 。+ e ：+ e ：) ( 2 9 ) 其中，l 是金属线长，是实际的w i d t h ，彬是表格中的w i d t h ，g 和c f 也来自表 格2 3 和表格2 4 。 ( 2 ) 对于项层情况： 对于项层情况，c p ，e ，c ，的计算方法与非顶层一致，都是分为四种情况考虑，算 法相同。 得到c p ，c 口，c ，的值后，总电容拟合公式如2 - l o 所示： c = 三枣c 户2 + 三木“陟k 阡- ) 幸c 。+ 2 宰c r ) ( 2 1 0 ) 其中，l 是金属线长，是实际的w i d t h ，w t 是表格中的w i d t l l 。 2 5