（计算机应用技术专业论文）基于响应相容及组频率编码的测试数据压缩研究.pdf

基于响应相容及组频率编码的测试数据压缩研究 摘要 随着芯片集成度的提高和系统规模的增大，测试数据和测试时间迅速增加， 这直接导致了测试成本的上升，同时，传统的自动测试仪器( a t e ) 的存储容 量、速度和带宽不能很好地满足测试的需要。这使得芯片的测试面临越来越多 的挑战，而如何压缩迅猛增加的测试数据量就是挑战之一，对它的研究受到学 术研究机构、集成电路设计商、电子设计自动化工具厂商和集成电路制造企业 的密切关注。 本文围绕s o c 测试数据压缩方法展开研究。测试数据压缩有效地减少了数 字电路测试时传输的数据量和测试时间，缓解了因集成度的迅速提高所带来的 海量测试数据与传输带宽的矛盾。本文对测试的相关概念，及其面i 临的挑战进 行了介绍，并对测试激励压缩方法及其在工业中的应用进行了总结。 本文提出了一种称为分组频率g o l o m b 码的测试数据压缩方法，针对测试 集中游程长度分布的不均匀性，通过重新构建g o l o m b 码的前缀码来对码字进 行更有效的利用，从而达到提高测试数据压缩率的目的。实验结果表明，本方 法能有效提高g o l o m b 码的压缩率。 本文针对已有各类l f s r 重新播种方法存在的硬件开销大或计算复杂等问 题，提出了一种基于响应数据分块相容的测试数据编码压缩方案。由于l f s r 重新播种方法中编码生成的种子的长度受测试集中测试向量确定位最大数目 s m a 。的制约，通常地，测试向量含确定位越多，越难以编码。该方案利用测试 向量与扫描链中响应数据的分块相容，将一些需要编码的确定位用无关位代替， 从而降低了s m 。x 的值，提高了编码成功率，进而降低了l f s r 编码种子的度数， 且不必增加额外的测试向量，最终获得了较好的测试数据压缩效果。它的硬件 解压结构只需要在一个更短的l f s r 的基础上添加简单的时序控制逻辑。实验 结果表明，与其他压缩方法如基于部分向量切分的l f s r 重新播种方法、混合 码方法和f d r 码方法等相比，建议方案在压缩效率和硬件开销上都有明显优 势。 关键词：超大规模集成电路、片上系统、测试数据压缩、线性反馈移位寄存器、 g o l o m b 码 t e s td a t ac o m p r e s s i o nb a s e do nb l o c k s c o m p a t i b i l i t yo f r e s p o n s e sa n dg r o u p f r e q u e n c ye n c o d i n g a b s t r a c t a l o n gw i t hh i g h e ri n t e g r a t i o no fi n t e l l e c t u a lp r o p e r t y ( r e ) c o r e sa n dm o r e c o m p l e x i t yo fs y s t e m ，t h ev o l u m eo ft e s td a t aa n dt h et e s t i n gt i m ef o rs o c sa r e g r o w i n gr a p i d l y , w h i c hm a k et h ec o s to ft e s ti n c r e a s i n g a tt h es a m et i m e ，t h e c h a n n e lc a p a c i t y , s p e e da n dt h ed a t am e m o r yo fa u t o m a t i ct e s te q u i p m e n t ( a t e ) a r e s e v e r e l yl i m i t e d ，a n dc a n ts a t i s f yt h et e s t ，a n da l lt h e s em a k et h et e s tc h a l l e n g e s i n c r e a s e d o n eo ft h ec h a l l e n g e si sh o wt od e c r e a s et h ev o l u m eo ft e s td a t a t h e r e s e a r c hh a sb e e np a i dm o r ea t t e n t i o nb ym a n ya c a d e m i e s ，e l e c t r o n i c d e s i g n a u t o m a t i cc o m p a n i e sa n di n t e g r a t e dc i r c u i t sm a n u f a c t u r e r s t e s td a t ac o m p r e s s i o no fs o ci ss t u d i e di nt h et h e s i s w h i c hr e d u c e st h e t r a n s f e r r i n gt e s td a t aa n dt h et e s ta p p l i c a t i o nt i m ee f f e c t i v e l y , a n dc a ne a s eu pt h e c o n t r a d i c t i o nb e t w e e nt h eg r e a tn u m b e ro ft e s td a t aa n dt h el i m i t e db a n d w i d t ho f t h et e s te q u i p m e n t a tf i r s t ，t h ed i s s e r t a t i o ni n t r o d u c e ss o m er e l a t e dc o n c e p t si nt h e t e s to fd i g i t a ls y s t e ma n dt h ec h a l l e n g e st ot h es o ct e s t ，a n dt h e ni n t r o d u c e st h e m e t h o d so ft e s td a t ac o m p r e s s i o na n dt h e i ra p p l i c a t i o ni ni n d u s t r y at e s td a t ac o m p r e s s i o nm e t h o dc a l l e da sg r o u p f r e q u e n c yg o l o m bc o d i n gi s p r e s e n t e d w h e nc o d i n gw i t ht h eg o l o m bc o d e s ，t h ep r e f i xc o d e sa r er e b u i l dt ot a k e a d v a n t a g eo ft h er u nl e n g t h s u n i f o r m i t yi nt h et e s ts e t ，s ot h a tt h ec o d e si ng o l o m b c o d ec a nb em o r ee f f i c i e n t l y e x p e r i m e n t a lr e s u l t si n d i c a t e t h a t ，t h ep r o p o s e d m e t h o dc a ni m p r o v et h ec o m p r e s s i o nr a t i oo fg o l o m bc o d e se f f i c i e n t l y f o rt h ep u r p o s et oo v e r c o m et h ed i s a d v a n t a g eo fr e s e e d i n gm e t h o d ss u c ha s t h eh i g hh a r d w a r e o v e r h c a d ，t h ec o m p l e xc o m p u t a t i o na n de t c ，at e s td a t a c o m p r e s s i o ns c h e m eb a s e do nb l o c k s c o m p a t i b i l i t yb e t w e e nr e s p o n s e sa n dt e s t v e c t o r si sp r e s e n t e di nt h i sd i s s e r t a t i o n t h er e s e a r c hs h o w st h a tt h es i z eo fl f s r s e e dd e p e n d so nt h em a x i m a ln u m b e ro fs p e c i f i e db i t si nt e s tp a t t e r n s t h em o r e s p e c i f i e db i t sat e s tp a t t e r nh a s ，t h em o r ed i f f i c u l t l yi ti se n c o d e da sl f s rs e e d i n t h es c h e m e ，t h ed o n tc a r eb i t si nt e s tv e c t o r sc a nb ei n c r e a s e db yu s i n gt h eb l o c k s c o m p a t i b i l i t yb e t w e e nr e s p o n s e sa n dt e s tv e c t o r s ，a n dt h el e n g t ho fe n c o d i n gl f s r i sr e d u c e d ，a n dt h ea d d i t i o n a lt e s tv e c t o r sa r e n tn e e d e d s ot h a tt h et e s ts e tc a nb e c o m p r e s s e d t h ed e c o m p r e s s i o ns t r u c t u r en e e d so n l yal f s ra n das i m p l ec o n t r o l c i r c u i t e x p e r i m e n t a lr e s u l t si n d i c a t et h a t ，t h ep r o p o s e ds c h e m ep r o v i d e sh i g h e r r a t i oo ft e s td a t ac o m p r e s s i o nt h a nt h eo t h e rt e s td a t ac o m p r e s s i o ns t r a t e g i e ss u c h a st h es y n c o p a t i o nm e t h o d ，t h eh y b r i dc o d i n gs t r a t e g y , a n dt h ef d rc o d i n g ，w i t h l i t t l eh a r d w a r eo v e r h e a d k e y w o r d s ：v l s i ；s o c ；t e s td a t ac o m p r e s s i o n ；l f s r ；g o l o m bc o d i n g 插图清单 图1 1t r p 框图3 图1 2 基于编码的压缩和解压方案4 图2 1s o c 测试的过程。9 图2 - 2s o c 测试结构模型9 图2 3 应用于差分测试集的循环扫描结构1 3 图2 4 哈夫曼编码树1 5 图2 5 标准的外部异或l f s r 1 6 图2 6 内部异或l f s r 1 6 图2 7 状态转移矩阵m 1 6 图2 8 标准l f s r 的另一种状态转移方程1 7 图3 1 编码举例2 1 图3 2 解压体系结构2 3 图3 3 解压电路框图2 4 图4 1 原测试向量和实际编码向量( 3 块) 2 9 图4 2 响应利用过程2 9 图4 3 与扫描链相连的度数为3 的l f s r 3 0 图4 4 马尔可夫链的结构3 1 图4 5 解压电路原理框图3 6 图4 6 不同分块下压缩率的理论值和实际值( s 1 5 8 5 0 ) ：3 7 表格清单 表2 1 三类编码压缩手段j 1 2 表2 23 位游程码1 3 表2 3g o l o m b 码编码表( m - - 4 ) 1 4 表2 - 4 哈夫曼编码表15 表3 1 建议方案实验结果。2 4 表3 2 建议方案最佳结果2 5 表3 3 建议方案与其它方案比较2 5 表4 1 本方案实验结果3 8 表4 2 建议方案与其他的比较3 8 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所 知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得 盒筵工些盔堂或其他教育机构的学位或证书而使用过的材料。与我一同 工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签名：、叶荔研签字日期：唯吒彩日 学位论文版权使用授权书 本学位论文作者完全了解佥起王些盍堂有关保留、使用学位论文的规定，有权保留并向国 家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权佥魍工些盔堂可 以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手 段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名：、夕 丕研 签字日期：弘粥车月歹咱 学位论文作者毕业后去向：( 网旌 工作单位： 通讯地址： 翩躲懈圈 签字日期：蒯年4 - 月灯日 电话： 邮编： 致谢 弹指间，又到了一个收获的季节，研究生生涯也行将结束，那逝去的岁月， 有风有雨，也有明媚的阳光。 回首研究生阶段两年多的生活，如平静的湖面，偶尔被掀起一阵涟漪，没 有万丈的豪情，但仍收获良多。生活的点点滴滴，为我补充了前行的营养；师 长的教诲，是珍贵的财富；亲友的笑容，是生活的调料。这几年，在学术道路 上的成长，离不开身边所有人的关怀和帮助，在这里，我要感谢所有帮助过我 的人。 首先，我由衷感谢恩师梁华国教授，梁老师带我进入了芯片测试领域。他 渊博的学识、缜密的思维让我得以顺利地进行研究。他严谨的治学态度、一丝 不苟的工作作风，是我学习的榜样。他对晚辈的关心爱护，让我终生难忘。在 此，我谨向导师表示最诚挚的敬意和由衷的感谢! 同时，我还要感谢时峰、王杰、詹凯华、张念、祝沈财等研究生同学，在 生活中，他们给了我很大的帮助，与他们的讨论和合作开阔了我的思路，使我 的研究深受启发。 感谢欧阳一鸣、易茂祥、陈田、黄正峰、李扬、刘军等老师，为我的研究 提供了无私的帮助。感谢孙科等师弟，为我的个人生活提供了无私的帮助。 我还应该感谢家中的老父老母以及妹妹亲友，没有你们在背后默默的支持， 我难以顺利地完成学业。 最后，我不得不感谢一切在我学习的间隙，为我的生活制造乐趣的人，没 有你们，生活那将是多么的平淡。 人生的旅途还在继续，迷人的青春年华，只留下一段如烟的记忆。校园还 是那座校园，蓝天仍是那片蓝天，但人须继续前行，新的征程即将开始，旧的 日历已被掀去，不可磨灭的只有那一段段的情，亲情、友情和恩情。 作者：叶益群 2 0 0 8 年4 月 1 1 背景与挑战 1 1 1 研究背景 第一章绪论 在这个产品替换速率不断加快，科技不断创新的时代，半导体厂商为了提 高设计效率，缩短上市时间，降低成本，以抢得市场先机，并满足高速与轻薄 短小的市场需求，提出了将多种功能整合到少数芯片的技术，i c 设计产业中的 这种发展趋势就是系统芯片( s y s t e m o n a c h i p ，s o c ) 的设计。 s o c 是指将信号的采集、处理和输出等功能完整地集成在在一块芯片上， 而组成的一个具有某种应用目的的电子系统芯片】。其应用相当广泛，无论是 在计算机芯片组、局域网络等市场，还是在d v d 播放机、数字相机等市场， 都有s o c 芯片的踪影。近年来，个人计算机市场日趋饱和，而各种整合多种功 能的消费性电子与信息家电产品，则成为厂商积极开拓，创造商机的另一个战 场。伴随消费类家电的迅猛发展，集成电路向低成本、多功能、高集成度的发 展。特别是国内外数字电视的相继开播，导致应用于电视机及周边产品的s o c 芯片的开发日趋活跃。这类芯片往往涵盖广泛的功能测试要求。家电产品本身 又决定了其所用芯片的低价格性，这使得复用以前的设计模块成为系统芯片设 计的必由之路。这种设计模块并不局限于本公司的内部设计，它还可扩展到其 他人设计的模块，这样的模块称为嵌入式芯核( e m b e d d e dc o r e ) 。基于芯核的设 计给设计和测试界提出了许多挑战性的问题，如知识产权( i p ) 、系统集成、测 试策略等。系统级芯片技术以超深亚微米( v e r yd e e ps u b - - m i c r o n ，v d s m ) 工 艺和i p 核复用( i pr e u s e ) 技术为支撑，而预先设计好的i p 模块会影响系统芯片 的测试，所以需要系统芯片设计者较早地从宏观上进行验证和测试技术的考虑， 并寻找能够使用较少测试矢量证明芯片正常工作的方法。目前，系统级芯片的 测试开销已经占据了芯片研究开销的一半以上，因此，s o c 可测试性设计是s o c 技术中最为关键的部分，s o c 可测试性设计研究是非常有意义的。 同时，人们对集成电路的可靠性要求越来越高，特别在军事、航天航空、 工业控制、金融、通信、医疗等领域，常常一个很小的故障就可能会造成无法 弥补的损失，因此为保证集成电路可靠性而进行的测试就显得越来越重要。而 由于集成电路规模的迅速增大，使得对其进行完全测试变得越来越困难，因此 对测试方法的研究有重大的理论意义和实用价值l z j 。 1 1 2 测试面临的挑战 随着超深亚微米技术的发展，系统芯片的集成度越来越高，在这个s o c 技 术快速发展的时期，s o c 的测试却是制约其设计和验证的“瓶颈”。s o c 测试面 临着许多新的挑战，主要表现在【3 ，4 】： 1 ) 随着超深亚微米工艺的提高，v l s i 的特征尺寸达到1 0 0 n m 以下，时钟 频率达到2 g h z 甚至更高，供电电压达到1 2 v 甚至更低，使得噪声、信号延误 以及串扰等因素成为测试中必须考虑的难题。同时i p 核供应商和使用者的分离 也增大了测试的难度。 2 ) 测试资源的制约。芯片的封装引脚数目有限，测试成本受到引脚数目的 制约，同时，内嵌到s o c 中的i p 核，由于没有引脚，不易通过物理方法访问 测试，需要借助特别的途径，同时，在测试中对i p 核的隔离也是一个难题。 3 ) s o c 测试集成和优化。i p 核及其设计形式的多样性，再加上众多测试模 式和方法的外部约束，以及测试中需要面临的众多如测试时间、硬件开销、功 耗要求、上市时间、故障( 缺陷) 覆盖率等方面的问题，使s o c 的测试集成和 优化面临着更大的困难。 4 ) 测试数据量的挑战。测试数据量作为影响测试时间的重要因素，对设计 速度的提高和生产成本的降低起着制约作用，随着系统芯片集成i p 核数目的增 多、功能越来越复杂，测试数据量也随之激增，同时，自动测试设备的速度、 带宽及存储容量等方面的增长相对较为缓慢，从而使得二者之间的矛盾越来越 突出。如何有效地减少测试数据量、缩短测试时间，以提高生产能力、降低测 试成本，是s o c 测试必须面对的一大挑战。 5 ) 时钟信号的完整性问题。预先设计的i p 核都具有本身的芯内时钟分布 系统，不同的i p 核具有不同的时钟延时，这势必影响s o c 芯内通讯时钟信号 的完整性，可能造成对测试数据传输的破坏，特别是在多芯共用测试存取配置 情况下，s o c 的测试显得更加复杂。 6 ) 测试功耗的困扰。集成电路在测试模式下的功耗通常为正常工作模式下 的几倍，功耗过高不仅会影响电路的性能，严重时还可能损坏电路。随着芯片 集成度的提高，工作时钟频率的升高，从而造成峰值功耗的大大攀升。这使得 测试功耗成为s o c 测试的一大困扰。 1 2 系统芯片测试研究现状 为了应对前面提到的诸多测试问题，通常采用测试源划分技术( t e s t r e s o u r c ep a r t i t i o n ，t r p ) 【5 ，6 】，它将一部分测试功能从a t e 移至c u t 内部，通 过数据压缩技术来减少存储需求和测试时间，芯片上的解压器成为一种无存储 数据源，芯片外主要建立一个经过变换的测试数据存储源，以减少测试数据的 传输，同时在芯片上又不需要太多的硬件来执行数据变换，以此来实现测试模 式的生成，同时还可更好地权衡a t e 与片上测试器的成本分配。图1 1 给出了 t r p 技术的测试框图。一般可将t r p 技术分为基于自动测试模式生成算法的动 态压缩，内建自测试( b u i l t i ns e l f t e s t ，b i s t ) 和测试数据静态压缩方法三类。 基于自动测试模式生成( a u t o m a t i ct e s tp a t t e r ng e n e r a t i o n ，a t p g ) 算法的 动态压缩【7 ，8 】是在测试向量生成过程中进行测试集的压缩。在该方法中，努力用 最少的测试向量数来测试最多的故障，以达到减少测试数据量的目的。随着s o c 技术的发展，a t p g 算法也在迅速发展，从早期的d 算法演化到p o d e m 算法、 f a n 算法，以及t o p s 算法、s o c r a t e s 算法等高级算法，其测试的效率不断提 高。同时，人工智能理论也被应用到a t p g 算法中，进一步推动了a t p g 算法的 发展。这种压缩方案通常不需额外的硬件成本，直接经过动态压缩过程实施压 缩即可，但是存储这样的压缩集往往仍然需要大容量的存储器，若该压缩测试 集被放在a t e 中，同样需要传输大量的数据。 图1 1t r p 框图 内建自测试技术( b u i l t i n s e l f - t e s t ，b i s t ) 9 , 1 0 】直接在芯片内部建立测试 生成、施加、分析和测试控制结构，使得电路能够实现自测试。其优点是芯片 无需额# b i o 管脚，克服了测试难以进入的问题，除了芯片的生产测试外，同时 也能满足日常的维护测试和在线测试。 根据b i s t 的测试模式生成器( t e s tp a t t e r ng e n e r a t i o n ，t p g ) 生成测试模式 的方式，可以将b i s t 分为穷举测试1 、伪穷举测试 1 2 , 1 3 】、伪随机测试 1 4 】、加 权随机测试1 5 , 1 6 1 以及混合模式测试1 7 , 1 8 , 1 9 , 2 0 , 2 1 , 2 2 , 2 3 】等方法。 b i s t 使得c u t 的测试脱离了昂贵的a t e 设备，测试成本大大降低。并且 它支持测试重用和快速测试，可以实现c u t 的多次测试，还可以保护i p 核的 知识产权。虽然b i s t 硬件开销低，但b i s t 的实现需要c u t 自身支持b i s t 技 术，然而目前很多c u t 并不支持b i s t ，对这些芯片采用b i s t 会导致测试成 本升高和测试复杂度增加。当前b i s t 广泛地应用于存储器测试，而对于芯片 的逻辑测试其应用并不普遍。 当前国际上对b i s t 的测试激励生成的研究主要集中在线性有限状态机的 应用。一种常见的b i s t 结构是通过线性反馈移位寄存器( l i n e a rf e e d b a c ks h i f t r e g i s t e r ，l f s r ) 【9 】生成伪随机测试模式对被测芯片进行测试，能够实现测试 硬件成本达到最小并且使被测芯片工作性能趋于正常化，因此它已被企业界和 学术界广泛地认同为经典的b i s t 方法。但由于随机模式硬故障的存在，从而 难使被测芯片得到1 0 0 的故障覆盖率。 为了克服经典的b i s t 方法所带来的硬故障，测试点插入技术1 2 4 1 被引入， 这种技术对被测芯片进行逻辑调整，使其变得容易测试，并提高伪随机模式的 测试能力。但由于在任务逻辑中加入了额外的硬件，使得系统的性能被降低。 加权随机测试能避免系统性能的降低【2 5 1 ，一般加权随机测试生成偏向硬故障的 随机模式，减少测试长度。但由于增加的控制逻辑和存储所需的加权集，使得 硬件开销会很大。 近年来，基于扫描的混合模式自测试方法【l9 】被提出，它以用较少的硬件代 价和测试时间开销来获得对被测电路故障的完全覆盖。该技术对伪随机测试未 能覆盖的难测故障，依据一定规则，生成确定性测试向量，实现了对测试集的 完全覆盖。通常这些确定性测试向量以压缩形式存储，并在测试期间依赖外部 控制逻辑重新生成。这样显著降低了硬件开销，故特别适用于b i s t 方案。但 若测试向量中含有较多的确定位，l f s r 长度将会增加，这将使硬件需求量和 复杂性上升，从而选择固定特定逻辑位的值和翻转冗余随机逻辑位的方法【2 6 ，2 7 j 被提出，它以低的硬件成本，提供高质量的测试模式，但是该技术自适应能力 很差，需要改变被测电路和自测试结构。 一种基于折叠计数器重新播种的混合模式测试方案【2 1 , 2 3 】，它使用最小的硬 件成本，在合理的测试应用时间里，获得完全故障覆盖率。实验结果表明，这 种压缩方法是目前国际上最好的方法之一。对于伪随机测试后所获得的硬故障 集，通过输入精简技术【2 引，压缩测试模式的宽度，然后将这些精简的模式嵌入 首次发现并应用的折叠计数器状态序列中，有时我们也称之为带有反馈可编程 的约翰逊计数器，小数量的折叠种子，足以覆盖完整的测试数据。虽然这种方 法具有非常高的压缩率，但是，由于采用输入精简技术，在测试应用期间必须 重新组织扫描链，因此，这一方案不能完全相容于基于扫描的标准设计流中。 图1 2 基于编码的压缩和解压方案 一种两维测试数据压缩方案2 9 , 3 0 】，它有效地组合折叠计数器【3 1 1 以及l f s r 编码技术【l9 1 ，利用l f s r 编码折叠计数器的种子作为l f s r 的种子，显著地压 缩了确定测试集的模式数和模式宽度。由于无需调整任何扫描链，这一方案完 全相容于标准扫描设计，且不需要任何额外费用，因此，从整体上来看，此方 案为迄今为止世界上最佳b i s t 方案之一，并且正待实现嵌入到e d a 设计工具 中。 测试数据静态压缩方法是一种无损压缩方法，其测试结构如图卜2 所示， 这种方法先压缩预先计算的测试集，以减少测试数据容量和传输时间；在测试 时将存储在a t e 中的被编码的预先计算的测试集的测试数据送入被测芯片，通 过片上解码器进行解码，还原出原来的测试集。 比较优秀的静态压缩方法有g l o m b 码【3 2 1 、f d r 码【6 】、交替连续长度码r 3 3 , 3 4 】、 h u f f m a n 编码【35 1 、统计码【3 6 1 、选择h u f f m a n 编码【3 7 1 、9 c 编码【3 8 1 及字典编码【3 9 , 4 0 】 等，它们使用统计频率，计算游程等手段来对测试集进行压缩。还有专门针对 多扫描链的测试数据压缩技术，如基于多扫描链相容压缩的距离标记压缩方法 【4 1 1 ，它运用多扫描链测试模式的相容压缩来减少测试数据量。 从解决问题的角度来看，合理的分配测试资源能够较好地权衡a t e 与芯片上 嵌入测试器的测试成本。近年来世界上许多集成电路设计公司，如i b m 、 c a d e n c e 、s y n o p s y s 、m e n t o rg r a p h i c s 、s y n t e s t 等，重点研究与开发可测试性设 计，现已推出相关的工具软件。而国际上著名集成电路生产公司i n t e l 、i b m 和 p h i l i p h s 等，则正投入大量的人力和物力研究与开发系统芯片的测试方法。纵观 近几年的国际测试会议i t c ( i n t e r n a t i o n a lt e s tc o n f e r e n c e ) ，系统芯片测试已连 续多年被列为研究热门主题，而系统芯片测试和测试源划分研究更是研究热点， 国际学术界和企业界对系统芯片测试的重视程度可略见一斑。 而在国内，对芯片测试的研究也受到越来越多的重视并在逐渐展开。 1 3 研究意义 s o c 测试的研究是随着s o c 技术的出现和发展，在国际上是2 0 世纪9 0 年 代中末期才逐步展开的，相关研究方兴未艾。国内已充分认识到s o c 测试技术 的重要性，但研究基础还比较薄弱，与国外先进水平相比，有明显的差距。目 前，为了促进我国电子工业快速持续地发展，政府启动了“半导体集成化芯片 系统基础研究重大研究计划；8 6 3 国家高技术研究发展计划将系统芯片( s o c ) 设计以及关键支撑技术列为计划重点项目，其中s o c 的可测试性设计就是解决 s o c 芯片关键的测试问题。我国高等院校和科研院所如合肥工业大学、清华大 学、北京大学、复旦大学、同济大学、浙江大学以及中国科学院计算所等在嵌 入芯片的测试上做了许多基础研究与开发工作【4 2 , 4 3 , 4 4 】，但与国外先进水平相比 仍有明显差距，这也是我国集成电路事业发展中的薄弱环节之一。 多年来，集成电路的测试一直是制约我国集成电路工业发展的“瓶颈 ，对 于系统芯片测试的研究不仅是国内集成电路发展的迫切需要，也是我国改变微 电子领域的落后面貌、赶超世界先进水平，所不可缺少的重要的一环。顺应当 代微电子技术和信息技术的发展，开展s o c 可测性设计和测试理论与方法的研 究，对我国国民经济和现代化国防建设具有重要意义。 虽然s o c 的芯片测试研究在当今国际上，已有了一定的发展，但多数还只 是停留在理论研究与开发阶段，实际应用主要是基于扫描设计的b i s t 技术，对 于测试源划分测试研究还处于在探索和研究之中，迫切需要解决的是测试成本 的问题。目前合肥工业大学系统结构研究室已具备良好的嵌入系统测试研究基 础，并将进一步研究和开发适合系统芯片的测试方法，以满足系统芯片低成本， 多元化的测试要求。 1 4 本文概况及章节安排 本文开展的研究受到了国家自然科学基金重大研究计划“系统芯片s o c 外 建自测试方法研究 ( 9 0 4 0 7 0 0 8 ) 、安徽省自然科学基金“基于测试源划分的测 试方法研究”( 0 5 0 4 2 0 1 0 3 ) 和国家自然科学基金重点项目“数字v l s i 电路测试 技术研究( n o 6 0 6 3 3 0 6 0 ) 等科研项目的资助。 本文以测试数据压缩中对测试激励的压缩作为研究范畴，在全面分析测试 激励压缩方法的基础上，首先针对g o l o m b 码测试数据压缩方法的局限性进行改 进，提出了一种分组频率g o l o m b 码测试数据压缩方法，针对测试集中游程长度 分布的不均匀性，重新构建g o l o m b 码的前缀码，用短码字来编码包含游程长度 多的分组，有效克服了g o l o m b 码中码字利用效率不高的缺点。同时，在差分过 程中，通过给无关位合理赋值来减少测试集中“1 ”的个数，从而减少了游程的 数目。最终达到提高测试数据压缩率的目的。 紧接着，针对最普遍最常用的l f s r 结构，在前入研究的基础上，提出了 一种新颖的l f s r 重新播种方法。在该方法中，我们利用测试向量与上一条向 量的响应数据的分块相容，来降低测试集中确定位的数目。这是因为l f s r 编 码的成功率与测试集中确定位的数目相关，测试向量含确定位越多，越难以编 码。分块相容使得一些确定位在编码时被无关位代替，从而达到了提高编码成 功率的目的，这样不仅降低了计算种子的复杂度，而且还降低了种子的位数， 获得了较好的压缩效果。对部分标准电路硬故障集的实验结果显示，压缩效果 与混合码【2 0 】相当。而且本方案的硬件实现开销明显优于混合码。本方案只需在 一个l f s r 的基础上添加简单的时序控制逻辑，并且，l f s r 种子可以存贮在片 外也可以存贮在片上。当种子存贮在片外的测试仪中时，由于种子具有等长度 的特性，为测试仪与测试电路的测试数据通讯提供了方便。 本文的章节安排如下： 第2 章测试数据压缩方法。本章在介绍测试激励压缩的概念和评价标准的 基础上，详细分析了各类测试激励压缩方法，并对它们进行了比较和总结。最 后介绍了测试激励压缩方法在工业中的应用。 第3 章分组频率g o l o m b 码测试数据压缩。本章在g o l o m b 码的基础上，提 出一种新的编码方法，克服了码字在编码过程中受游程分布不均的影响，没有 被有效利用的缺点。 第4 章基于响应分块相容的测试数据编码压缩。本章在分析l f s r 重新播 种方法及其改进方法的基础上，提出了一种新的l f s r 重新播种方法，该方法 利用测试向量和响应的分块相容来减少测试向量的确定位的数目，然后将新测 试向量编码成种子，从而实现测试数据压缩。这是一个动态的编码过程，此方 法具有测试数据压缩率高且硬件开销小的显著特点。 第5 章结束语。本章总结了本文的研究工作，并就现实问题，对以后的研 究作出了展望。 2 1 系统芯片测试 2 1 1s o c 测试基础 第二章测试数据压缩方法 s o c 测试是制造s o c 的一部分，s o c 设计需要测试来保证质量。测试是一 个实验的过程，它运行被测系统并分析其相应结果，以此判断该系统是否正确 地运转。若检测到错误结果，就需要诊断或定位导致不正确行为的原因，对失 效芯片进行失效模式分析( f a i l u r em o d ea n a l y s i s ，f m a ) 。 s o c 测试是通过将已知的输入激励施加到已知状态的单元中，然后收集系 统芯片的响应输出并同已知的预期响应作比较评估，以确定或评估s o c 产品的 功能和性能，是验证设计、监控生产、保证质量、分析失效以及指导应用的重 要手段。 s o c 测试不但包括用a t e 对产品进行测量，还包括对设计和制造的电路进 行测试分析、开发和施加的一系列过程，包括电路建模、测试模式生成、测试 输入激励和测试响应分析的整个过程。 s o c 测试可以检测芯片中在制造过程中被引入的缺陷，还可以提供制造过 程和设计方案方面的信息，以提高成品率和检测出设计方面的问题。一般地， s o c 测试是检测芯片是否存在如下问题 4 5 】：1 ) 测试本身存在错误；2 ) 加工过程 有问题：3 ) 设计不正确；4 ) 产品规范有问题。 测试的正确性和有效性对产品的品质非常重要，测试的价值在于品质和经 济性。品质意味着用最小的成本满足用户的需要。好的测试过程可以将所有不 合格产品挡在到达用户手中之前，以免造成更大的经济损失。缺陷检测、质量 等级测定以及客户要求的产品质量保证，这些都依赖着s o c 的测试。 s o c 测试涉及到设计、测试和生产的各个过程【4 5 1 ，需求和规范的测试被称 为审核，设计测试中的测试被称为设计验证，而加工制造中的测试被称为产品 测试。设计验证是一个测试和设计的交互过程，其内容包括进行调试、提高成 品率和进行失效分析，从而找到特定错误或者得到被测芯片全面特性。而产品 测试中，测试工程师使用最快的方法来检测芯片的制造缺陷，以检测出产品制 造的正确与否。 s o c 测试的一般过程是【4 6 】：建立描述被测电路“好 或“坏的模型；设 计出能检验电路好坏的测试向量；把设计好的数据加在被检验的电路上；观察 被检测电路的输出结果；最后分析与理想的结果是否一致。整个芯片的测试过 程如图2 1 所示：先通过测试生成算法生成测试模式，然后把测试模式施加到 c u t 上，产生测试响应输出，再把响应压缩，与无故障电路的正确响应进行比 较，最后得出c u t 的测试结果。 图2 is o c 测试的过程 2 1 2 测试架构 从系统级来看，基于i p 核的s o c 的测试结构模型由三部分组成：1 ) 测试 源( t e s ts o u r c e ) 和测试宿( t e s ts i n k ) ；2 ) 测试存取机制( t e s ta c c e s sm e c h a n i s m ， t a m ) ；3 ) 芯核测试外壳( c o r et e s tw r a p p e r ) 。结构模型如图2 - 2 中所示，其中 芯核测试外壳除包含标准的外壳机制外，还包含一切其他的片上测试资源，如 测试数据解压缩资源等。 测试外壳及 其它资源 縻习 圈 图2 - 2s o c 测试结构模型 测试结构模型各部分功能如下： 测试源用于对s o c 生成测试激励，测试宿则用来收集并分析测试响应，两 者既可通过a t e 在s o c 外部实现，也可采用b i s t 方法在片内实现，还可采用 a t e 和b i s t 相组合的方法来实现。采用何种测试激励源不仅取决于i p 核内的 电路类型( 如数字逻辑、存储器、模数混合信号电路) ，还与要求测试的参数( 如 电流、电压) ，以及用作功能性测试还是结构性测试有关。 测试存取机制( t a m ) 用来从测试源向被测芯核传送测试激励，或将测试响 应传送至测试宿，t a m 在s o c 片内实现。测试激励与响应既可采用同一种t a m ， 也可采用不同t a m 的组合。设计t a m 时，应综合考虑t a m 的传输能力( 带宽) 以及测试成本( 如硬件开销) 等因素，传输带宽主要由测试宿和测试源的数据带 宽决定。 芯核测试外壳是环绕芯核的一个“薄层 ，它形成了被测芯核与测试存取机 制、其他芯核以及s o c 的用户定义逻辑间的接口。它的作用有： 1 1 为功能通道和通过t a m 的测试通道提供切换。 2 ) 为芯核的内测试和外测试提供切换。 3 ) 当芯核数据通路宽度和t a m 通道宽度不一致时，通过串并和并串转 换，提供宽度的自适应调节。 4 ) 补偿s o c 内时钟信号的完整性。 芯核测试外壳必须具备以下三种工作模式： 1 ) 标准( 非测试) 模式。此时芯核测试外壳用于连接芯核与外围电路，芯 核的功能操作数据不作任何更改地通过芯核测试外壳。 2 _ ) 测试模式。此时通过芯核测试外壳使t a m 和芯核相连，测试激励和响 应可以在t a m 上传递。 3 ) 互联测试模式。此时t a m 和互联线( 逻辑) 相连，以便在芯核输入端施 加测试激励和在芯核输出端观察响应。 除了上述三种必备模式外，芯核测试外壳还可配置几种可选模式，利用分 离模式( d e t a c hm o d e ) ，以断开芯核与其外围( 如t a m 间) 的连接，利用旁路模 式( b y p a s sm o d e ) ，不经过芯核内测试数据通道，以加快测试。i e e ep 1 5 0 0 标准 【4 7 】中就对芯核测试外壳进行了标准化，以解决相异的i p 芯核的测试信息的不 兼容问题，提高测试集成效率，从而提高s o c 的设计效率。 2 1 3s o c 测试标准i e e ep 1 5 0 0 目前，与s o c 测试相关的技术联盟和标准有边缘扫描测试标准i e e e l l 4 9 1 a 和i e e e l1 4 9 1 b 、虚拟接插接口联盟( v s i a ) 、a s i cc o u n c i l 、混合信号集成电路 测试标准i e e e l1 4 9 4 、模块级的测试和维护标准i e e e l1 4 9 5 和基于可复用内 嵌芯核的系统芯片的测试标准i e e ep 1 5 0 0 等。这些测试标准的推出，极大地推 动了测试技术的发展。而被关注较多的并在制定中的标准是i e e ep 1 5 0 0 标准， 下面将简要地对i e e ep 1 5 0 0 标准进行介绍。 i e e ep 1 5 0 0 是为解决相异的i p 芯核的测试