（信号与信息处理专业论文）一种新型基于cpld的多通道数据采集卡的设计与实现.pdf

摘要 摘要 数据采集系统在工业测控以及信号与信息处理领域中被广泛应用。在许多传 统的多路数据采集系统中，所有通道都同时工作，并且所有通道只能以同样的速 率进行采样。然而，在很多情况下，输入信号的速率有高有低，由于总采样带宽 有限，因此采用这种单一的工作模式在很多情况下会造成系统采样带宽的浪费。 本文针对该缺陷，设计了一种以c p l d ( 复杂可编成逻辑器件) 为核心控制器件，基 于p c i 总线的多通道数据采集系统。该系统的特点在于能够对所有输入通道，根 据待测输入信号的频率，对不同的采样通道配置与待测信号匹配的采样率进行分 组采样，并且能够根据需要使能采样通道，使得系统采样带宽利用率得到最大化。 本文以采集卡对环境适应能力为重点，以实际项目为背景，提出了整个系统 的设计方案。文中首先介绍了项目背景，以及该领域国内外研究现状；接着提出 了系统的整体架构，以及选用该架构的原因；之后划分系统硬件模块，并通过分 别对各个硬件模块功能以及主要芯片的介绍搭建了系统的硬件平台。本文第三章 介绍了系统核心控制构件c p l d 的内部模块划分，模块功能，并详细阐述了该设 计的核心：“可抢占通道扫描算法”。接着在p c i 驱动程序开发中，首先介绍了如 何对p c i 控制芯片进行初始化，之后在比较三种常用驱动程序开发工具的基础上， 选择了w i n d r i v e r 作为本次驱动程序的开发工具，给出了w i n d r i v e r 开发驱动程序 的开发步骤，同时特别关注了对系统传输效率具有决定性影响的p c i 中断响应以 及中断服务程序。其后介绍了对整个系统进行的算法级仿真以及使用各种工具对 系统硬件做出的仿真与测试。测试结果表明该数据采集卡基本达到了设计指标要 求。 关键词：数据采集，嵌入式，可编程逻辑器件，p c i 总线 a b s tr a c t d a q ( d a t aa c q u i s i t i o n ) s y s t e mh a sb e e nw i d e l yu s e di nt h ef i e l do fi n d u s t r i a l c o n t r o l & t e s t i n ga n ds i g n a lp r o c e s s i n g t h ec o m p l e x i t yo ft e s t i n ge n v i r o n m e n ta n d t h e i n t r i n s i cn a t u r eo fs i g n a l sh a v ea l w a y sb e e nt h em a j o rc o n c e r n si nd a qs y s t e m d e s i g n i n g i nm o s tt r a d i t i o n a lm u l t i c h a n n e ld a qs y s t e m s ，i tc o u l de a s i l yb en o t i c e d t h a tn o to n l ya l lt h ei n p u tc h a n n e l sm u s tb ei nw o r k i n gs t a t ew h e nt h ed e v i c ei so i l , b u t t h e ya l s oh a v et ow o r ki nt h es a m es a m p l i n gf f e q u e c e ya tat i m e h o w e v e r , t h i si sn o t t h ec a s ei nm a n ys i t u a t i o n s ，a l t h o u g ho n eh a dt oa d m i ti ti sav e r yc o n v e n i e n tw a y o f d e s i g n i n g s o m e t i m e s ，w h e nt h ei n p u ts i g n a l sa r e i nd i f f e r e n tf r e q u e n c yd o m a i n s ，o rt h e n u m b e ro fa c t u a ls i g n a ls i g n a l si sl e s st h a nt h et o t a ln u m b e ri n p u tc h a n n e l sp r o v i d e db y t h ed a qs y s t e m ，t h e r ec o u l db eag r e a tw a s t eo fs y s t e mr e s o u r c ed u et ot h el i m i t e d i n p u tb a n d w i d t h t h i sa r t i c l ec o m e su pa n o v a lm e t h o do fe l i m i n a t i n gt h ed e f e c t so f t r a d i t i o n a ld a q s y s t e m t h ed a qs y s t e md i s c u s s e d i nt h i sp a p e rc o u l ds a m p l es i g n a l s i nd i f f e r e n tf r e q u e n c yd o m a i na tat i m e ，a n dc o u l da l s ob ec o n f i g u r e dt oa c c o m m o d a t e i n p u tc h a n n e l sa c c o r d i n gt o a c t u a ls i t u a t i o n w i t ht h e s ec h a r a c t e r i s t i c s ，t h i sd a q s y s t e mc o u l dm a x i m i z et h eu s a b i l i t yo ft h ei n p u tb a n d w i d t ha n di s s u i t a b l ef o rm o s t d a t aa c q u i s i t i o nc a s e s t h ed a q s y s t e md i s c u s s e di nt h i sp a p e r i sb r o u g h tu pb ya no n g o i n gp r o j e c t ，a n d s y s t e mf l e x i b i l i t yi st h em a i nf o c u s t h eb a c k g r o u n da n d t h ec u r r e n ts t a t u so ft h ep r o j e c t h a v eb e e nd i s c u s s e di nt h ef i r s tc h a p t e r i nc h a p t e rt w o ，t h eh a r d w a r es c h e m a t i ca n d t h e d e v i c e su s e dh a v eb e e ng e n e r a l l yi n t r o d u c e d c h a p t e rt h r e em a i n l yf o c u so nc p l d p r o g r a m m i n ga n di t s i n t e r n a lm o d u l ed e s i g n i n g t h ee s s e n c e so ft h i sp a p e r ：“t h e p r e e p m i t i v ec h a n n e ls c a r f i n ga l g o r i t h m ”h a sb e e nt h o r o u g h l yc o v e r e di n t h i ss e c t i o n a f t e rt h a t ，h o wt od e v e l o pap c id e v i c ed r i v e ro nw i n d o w ss y s t e mi sd i c u s s e di nt h e n e x tc h a t p t e r i nt h ee n d ，s y s t e md e b u g g i n ga n dt e s t i n gi sa p p l i e dt oe v a l u a t et h eo v e r a l l p e r f o r m a n c eo f t h ed a q s y s t e m k e y w o r d s ：d a q ，e m b e d e ds y s t e m ，p r o g r a m m a b l el o g i c a ld e v i c e ，p c i b u s i i 图目录 图目录 图1 1a c m 程控检测系统结构框图2 图2 1 多通道数据采集系统前端信号通路4 图2 2a c m 系统总体结构7 图2 3 模拟多路选择器构建信号输入通道8 图2 4p g a 2 0 6 在多通道数据采集系统中的应用8 图2 5a d s 7 8 1 0 连接电路图9 图2 6f i f o 与周边器件关系简图1 1 图2 7m a x i ic p l d 内部结构1 3 图2 8j t a g 链中外部上下拉电阻配置1 3 图2 9p c i 系统结构图15 图2 1 0p c i 总线读时序16 图2 1 1p c i 总线写时序17 图3 1c p l d 设计流程图2 4 图3 2 数据采集卡系统图2 5 图3 3c p l d 内部配置寄存器结构2 6 图3 4 采样通道配置寄存器示意图2 7 图3 5 局部总线控制模块2 9 图3 6p c i 9 0 5 2 局部总线写操作时序3 0 图3 7p c iw rc t r l 模块仿真时序图31 图3 8p c i 9 0 5 2 局部总线读操作时序3 2 图3 9c p l d 主控制逻辑模块内部关系图3 3 图3 1 0 分频器一3 3 图3 一1 1 分频器仿真时序图3 4 图3 1 2 采样率发生器3 5 图3 1 3 采样率发生器仿真时序图3 5 图3 1 4 通道扫描模块3 6 图3 1 5 通道扫描模块仿真时序图3 7 图3 1 6 协调模块3 8 v t 幽目录 图3 1 7 输入信号器件延时示意图3 9 图3 1 8 协调模块仿真时序图4 0 图3 19 帧头编码模块4 0 图3 2 0 帧头编码模块关系示意图4 1 图3 2 1 帧头编码模块仿真时序图4 2 图3 2 2f i f o 输入数据与帧头编码模块关系图4 2 图4 1e e p r o m 配置内容4 6 图4 2w i n d r i v e r 体系结构一4 7 图4 3w i n d i r v e ra p i 执行流程4 8 图4 4p c i 总线中断过程图5 l 图5 1m o d e l s i m 基本方针步骤5 3 图5 2 局部总线初始化c p l d 配置寄存器5 4 图5 3 设置配置寄存器5 4 图5 4c p l d 工作状态信号特征5 5 图5 5p l x m o n 通信模式5 6 图5 6p c i 9 0 5 2e e p r o m 配置信息5 6 图5 7p l x m o n 显示p c i 设备内部空间地址范围一5 7 图5 8p c i 读操作数据传输率测试5 7 图5 9 采集卡配置与测试数据读取5 8 图5 1 0 中断状态控制寄存器测试5 9 图5 1 1 中断服务程序在控制台下运行测试一6 0 附图a 数据采集卡原理图6 7 附图b 数据采集卡p c b 图6 8 附图c 数据采集卡实物图6 9 v i i 表目录 表目录 2 1m a xi i 器件特性1 2 3 1 控制寄存器常用字段2 7 3 2c m dr e g 位图2 8 3 3 帧头编码4 1 4 1 配置空间4 6 v i i i 表表表表表 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。， 签名：日期：埘年厂月f 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名： 一磋讳 导师签名：竺：j 日期：厉。纷矿月fe l 第一章绪论 第一章绪论 1 1 数据采集系统的研究现状 数据采集，是指从传感器和其它待测设备等模拟和数字被测单元中自动采集 信息的过程【l 】。数据采集系统是结合基于计算机的测量软硬件设备来实现灵活的、 用户自定义的测量系统。如今，数据采集系统已经成为生产、科研中不可或缺的 重要工具，并广泛应用到航空航天、雷达、医疗监护、自动控制等领域。采用i n t e l 或兼容的硬件及微软或兼容的软件的数据采集系统，俗称w i n t e l 架构【2 】。由于 w i n t e l 架构已经成为商业p c 机的主流，其标准公开、结构公开、软件及开发工具 公开，因此具有很好的开放性。且硬件成本和开发成本比较低。因此，这种基于 p c 的数据采集系统架构以其开发成本低、开放性、运算能力、通讯能力强、易于 使用，成为设计应用的主流。 以前用于p c 机的数据采集卡主要是基于i s a 总线，传输速率太低，不能实现 数据的高速传输。p c i 总线推出后，以其突出的性能倍受计算机和通信业界的青睐， 将取代以往的总线，成为高档机及高性能工作站外部件的基石 3 】【4 】【5 j 。p c i 作为局 部总线，一边与处理器和存储器总线接口：另一边为外设扩展提供了高速通道。 3 3 m h z 3 2 位的p c i 总线可以实现1 3 2 m b s 的数据传输速率；6 4 位的p c i 总线能 实现2 6 4 m b s 的数据传输速率。开发以p c i 总线为基础的数据采集设备是技术发 展的必然要求。在实际工作中，利用p c i 总线将采集数据直接传到系统内存，可 有效解决数据的实时传输和存储，为信号的实时处理提供方便。数据采集卡在各 行各业中尤其是在各种信号分析中的应用越来越广泛。国内外有大量的公司进行 数据采集卡的研制，他们所设计的插卡式数据采集卡能达到的采样速率很高，但 是通用性差，不易于扩展且出售的板卡相当昂贵。 1 2 项目背景 本课题来源于某飞机附件维修公司的研制项目，旨在研制开发一套空气循环 机( a i rc i r c l em a c h i n e 简称a c m ) 程控检测系统，用于检测a c m 工作状态。图 1 电子科技大学硕士学位论文 1 1 为a c m 程控检测系统的结构框图。本文主要工作为设计与实现图中的数据采 集卡模块。 图1 - 1a c m 程控检测系统结构框图 a c m 是飞机空调系统的关键部件，其工作状态直接影响飞机机舱空气参数和 飞机的飞行安全，因此定期对a c m 的工作性能及状况进行检测十分必要。早期的 a c m 检测系统功能不齐全，自动化程度低，需要多人操作，采用独立的仪表进行 数据采集和显示，不能协调进行数据采集、综合分析和集中显示，检测效率低， 已不能适应a c m 地面检测的要求。 本文作者的主要工作为设计a c m 检测系统中的数据采集卡，在满足项目指标 的同时兼顾教研室的需求，力求设计达到最大的灵活性与通用性。 1 3 数据采集卡主要设计指标 低速模拟信号通道：1 4 路； 温度传感器6 路，压力传感器6 路，以及流量计1 路，光电转速传感 器1 路，最大采样率1 0 h z ) ； 高速模拟信号通道：3 路； 加速度传感器1 路和振动轴位移传感器2 路( 高速率，最高6 0 0 0 0 转 每分，一个波形4 5 点，最高采样率8 k h z ) ； 采用p c i 总线为数据传输总线： 能够对所有采样通道输入信号进行增益控制； 能够以不同的速率同时采样不同的通道，并且能够选择性的配置采样 通道的工作状态； 2 第一章绪论 1 4 论文的主要内容和结构安排 本文的内容结构安排如下： 第一章为绪论。讨论了数据采集系统的研究现状以及课题来源，并对论文结 构做了简要介绍。 第二章为系统硬件设计。该部分着重介绍了数据采集卡的硬件设计。首先通 过对常用数据采集系统的比较与讨论，结合项目特点以及教研室的需求对总体方 案定型。在给出了系统总体结构后，对该系统的各个模块电路设计和使用的芯片 作了详细的说明与相关讨论。最后对本章内容进行小结，给出了在硬件设计过程 中需要特别关注的要点和在调试过程中遇到的问题及其解决方案。 第三章为c p l d 设计。在简要介绍了f p g a 与c p l d 的区别之后给出了选用 c p l d 的理由，并介绍了所采用的c p l d 芯片的型号与其器件特性。在对c p l d 内 部模块总体结构划分之后详细介绍了各个子模块的功能和它们的接口时序。然后 重点讨论了核心采样算法“抢占式通道扫描算法”的构思。接着，通过对c p l d 内部配置寄存器组的说明展示了采集卡与驱动的编程接口。最后是对c p l d 编程 与调试的小结。 第四章介绍了p c i 驱动程序的设计。首先对w i n d o w s 2 0 0 0 操作系统下的驱动 程序的特点作了简要概述；然后详细介绍了w d m 设备驱动程序的特点；接着对 目前比较常用的三种驱动程序开发工具的优缺点进行了比较。最后详细介绍了利 用w i n d r i v e r 开发工具进行数据采集卡的驱动程序设计。 第五章为系统性能测试。给出了测试方案以及对应的测试结果。然后综合介 绍了在整个调试过程中遇到的问题。 第六章为总结和展望，首先对全文的研究工作做了总结，并对下一步的研究 工作进行了展望。 3 电子科技大学硕士学位论文 第二章系统硬件结构设计 2 1 几种常用多通道数据采集系统结构比较 多通道数据采集系统的结构可有许多种不同的结构，而具体采用什么样的结 构则需在满足项目要求的情况下，综合开发成本，研发时间，可用资源等因素详 细论证而得出。由于信号输入通道，核心控制器以及通信总线是数据采集系统的 必要构件，以下将从这几个方面入手，比较各个子模块的结构，并给出采用该结 构的原因。 2 1 1 信号输入通道 数据采集系统的前端在很多情况下都由输出模拟信号的传感器组成，这些模 拟信号通过a d c ( 模数转换器) 转变为数字信号后再进行后续处理。在多通道数据 采集系统中，由于通道较多，因此通常采用图2 1 所示方式构件模拟信号通道。 采样时钟 采样时钟 n 二，一- 图2 1 多通道数据采集系统前端信号通路 一种方式为将模拟信号直接接在a d c 输入端，如图2 1 ( a ) 所示。在模拟输入 信号较少，或者输入信号频率很高时通常采用这种方式。另一种方式则将模拟信 号接在模拟多路选择器的输入端，它的输出与a d c 的输入相连，如图2 1 ( b ) 所示。 4 第二二章系统硬什系统没计 这种方式通常用在输入信号很多，并且信号速率不太高的情况下【6 儿。 ( a ) 方式适合处理较高频的信号，但是当通道数量增加时，由于每一路需要一 片a d c ，因此系统复杂度与成本都将急剧增加；同时，如果通道数量较多，量化 后a d c 输出的数字信号如何缓冲或同步也是个麻烦问题。( b ) 在处理多通道时显然 较( a ) 灵活，通道增加的成本也可忽略不计，a d c 量化输出由于只有一路，后续处 理非常方便。然而，这种方式所能采集信号频率不能太高，因为模拟多路选择器 通道切换时的噪声在高频时不可忽略，同时a d c 由于输入信号的不连续，不能采 用高效的流水线方式。 2 1 2 核心控制器 数据采集系统中常采用m c u ，d s p ，c p l d f p g a 中的一种或几种作为中央 控制器。传统的数据采集系统多用单片m c u ，多采用5 l 系列和9 6 系列单片机， 普遍存在反应速度慢、准确性差、正确动作率低等缺陷。即使采用a r m 类m c u ， 由于其程序运行的不确定性导致的不稳定时延等问题仍然在较高速数据采集系统 中不能容忍的缺陷。d s p 由于采用了哈佛结构，较冯诺依曼结构的普通m c u 在运 行效率上有了很大的提升【8 】。但是由于数据采集系统要求精确的定时，而d s p 摆 脱不了软件的特性使其在该领域得不到最大的发挥。而c p l d f p g a 由于其器件本 质为硬件使得精确定时非常容易，此外c p l d f p g a 可与各种数字电路系统方便接 口的特性的设计也带来了极大的方便，利用c p l d f p g a 控制的灵活性很容易对电 路进行在线修改，实现各种复杂的数字逻辑控制。 2 1 3 通信总线 根据采集任务以及信号特征不同，数据采集系统的总线通常基于以下两种形 式： ( 1 ) 基于板卡的集中式 基本方式是采用数据采集卡进行数据采集。主要做法是将一块基于i s a ，p c i 或u s b 的板卡插入工业计算机或商业机上，将外部信号通过导线引至计算机的端 口上然后接入数据采集卡，通过定制的软件就可以进行采集。优点：成本较低、速 度快；缺点：传输距离短、可靠性一般，同时布线费用较高【9 1 。 ( 2 ) 基于分布式的数据采集系统 基本方式： 5 电子科技大学硕士学位论文 1 ) 智能采集模块记录信号，再通过一些通用总线如r s 2 3 2 ，r s 4 8 5 进行传送， 但这样的速度、距离都受到很大限制；或者是使用一些仪器专用总线如i e e e 一4 8 8 或v x i 。 2 ) 采用基于现场总线的数据采集模块，流行的现场总线如c a n b u s ，p r o f i b u s 等。基本做法是通过现场总线将智能模块引入计算机，上位机通过定制的软件和 智能模块通讯。他的优点是易维护、布线简单、可靠性高；缺点是采样速度低、成 本较高。 2 1 4 项目特点及结构定型依据 a c m 程控检测系统用于检测a c m 状态参数，对于b 7 3 7 a c m 需要测试6 路 温度传感器、6 路压力传感器( 包括2 路差压传感器) 、1 路流量计、1 路光电转速 传感器以及1 路加速度传感器和2 路电涡流传感器的数据，对整个系统的温度、 压力、流量、转速及振动位移等参数进行不间断采集。总共1 7 路模拟输入信号， 其中高速信号3 路( 约为8 k h z ) ，低速信号1 4 路( 小于l o h z ) ，同时高低速信号通道 都有扩展需求，要求预留足够空间供未来系统升级扩展使用。 由于通道数量大，并且有扩展需求，同时信号速率不算太高，因此采用模拟 多路选择器+ a d c 的模式，并在其中插入p g a ( p r o g r a m m a b l eg a i na m p l i f i e r ) ，以实 现信号调理功能；由于c p l d 器件出色的时序特性以及接口灵活性选择它为核心 控制器；为了满足高速率的数据传输，未来升级扩展以及通信接口的通用性的选 择p c i 总线作为通信方式。 2 2 系统总体结构与外围硬件 根据项目指标要求以及对几种结构的分析讨论后，确定了数据采集卡的基本 结构。图2 2 给出了整个a c m 系统的构成并突出了数据采集卡的位置。系统由 传感器单元，信号调理电路，数据采集模块以及工控机组成。其中的数据采集卡 为图2 2 右半部分。系统工作流程为：经过调理后的多路传感器模拟信号在c p l d 的控制下通过一组模拟多路选择器( m u x ) 集后，经过可编程放大器( p g a ) 送 入模数转换器( a d c ) ，转换后的数据缓存入f i f o 存储器，再由主机c p u 通过 中断的方式经p c i 总线将数据转入工控机内存进行后续操作。 6 第二章系统硬件系统设计 2 2 1 模拟多路选择器( m u x ) 图2 2 a c m 系统总体结构 在模拟多路开关的选择时，通常需要考虑通道数量、导通电阻、泄漏电流、 切换速度等参数。本检测系统采用多路模拟开关a d g 5 0 8 实现模拟信号选通。 a d g 5 0 8 是一种8 通道的c m o s 多路模拟开关，其平均导通断开时间为0 2 u s 。通 过三个二进制地址线( a 0 ，a 1 ，a 2 ) 和选通使能线( e n ) 的状态来选择输入信 号【1 0 1 。由于需要采集3 2 路模拟信号，因此总共采用了5 片a d g 5 0 8 来实现对模拟 信号的选通，如图2 3 所示。 模拟多路选择最重要的两个参数为平均导通断开时间与导通电阻。平均导通 断开时间限定了所能通过信号的最高频率，它表征了当通道切换时输出信号趋于 稳定所需的最小时间。导通电阻则表征当某通道被选择时( 该通道导通1 的内部阻 抗。导通电阻越小，表明其对后级驱动的能力越强，反之则越弱。a d g 5 0 8 的导通 阻抗为5 0 0 欧姆左右，而后级a d c 的输入阻抗为3 1 千欧姆，若直连会导致明显 的信号下降，因此需在中间加级阻抗匹配网络以保证信号质量注本设计中由于 采用了p g a ，其极高的输入阻抗省去了对中间阻抗匹配网络的需求) ，具体情况会 在2 4 节中详细讨论。 7 电子科技大学硕士学位论文 2 2 2 可编程放大器 图2 3 模拟多路选择器构建信号输入通道 可编程放大器( p o a ) 在这里除了具有控制输入信号增益的作用外，还有阻抗匹 配的功能。采用b b 公司的p g a 2 0 6 ，具有l ，2 ，4 ，8 v v 这四个可控增益等级， 3 5 u s 的建立时间，极高的输入阻抗以及5 0 欧姆的低输出阻抗【l l 】。通过m u x + p g a 能够非常方便的实现对输入信号的增益控制，并解决了由于m u x 的驱动能力不够 导致的阻抗匹配问题。图2 4 为在多通道数据采集系统中p g a 2 0 6 的示意图。我 们注意到图中的输入端的r c 低通滤波器，其中电容与电阻的选择应使得构成滤波 器的截止频率大于输入信号频率，否则会造成输入信号失真。 + ! ：v c h 帅n 瞳1 v 南 嘶妇 图2 4p g a 2 0 6 在多通道数据采集系统中的应用 8 第二章系统硬件系统设计 p g a 可选用t h s 7 0 0 x 系列，m c p 6 s 2 x 系列以及p g a 2 0 x 系列。其中，t h s 系列具有很高的输入带宽，但是由于需要双电源，并且本设计中不会采样这么高 频率的信号，因此并不非常适合。而m p c 系列的带宽与电源要求均满足本设计需 求，但是其采用s p i 串行总线的增益控制不适合实时增益配置。而p g a 2 0 6 则比 较好的符合了设计要求。 2 2 3 模数转换器( a d o ) a d 转换模块是数据采集系统的重要组成部分，它的采样速率、转换位数决 定着数据采集系统的整体性能。选择a d 转换器时，应尽量选择采样速率高、精 度高、功耗低的a d 芯片，同时根据接口特征选择合适的a d 转换器的输出状态， 即是并行输出还是串行输出，以及输出的电平情况等。 a d s 7 810 是一款最高采样率达8 0 0 k s p s 的模数转换器，具有12 b i t 并行数据 输出接口 1 2 】。a d s 7 8 1 0 采用5 v 单电源供电但是输入范围为o v 计1 0 v 。既可以单 端输入，也可以差分输入。a d s 7 8 1 0 工作时可以选择内部参考电压，也可以选择 外部参考电压。具体电路如图2 5 所示。在电路设计时需要注意a d 一般都有两 个电源供电，一边为数字一边为模拟，一定要分开供电，不能为了方便就共用同 一电源，这样会导致信噪比恶化。此外，由于a d 处于数字与模拟电路交汇地带， 在布线时要尽量避免使数字与模拟部分交叉。 i v 嚣 一l j j 巨 v d 铲一1 2 8l _ j 弋； _ j ：，f=，。，鋈 习 o l u f1 9 p f 到 上工。 j h 砸扩 寺 百k 爿守 二一 a d $ 7 8 1 0 酌 刭 ： 型 习n c 习 _ j 卫 - 习 毋 习 - 图2 5 a d s 7 8 1 0 连接电路图 对于a d c 按照输出方式可分为串行输出与并行输出两种。串行输出的优势在 9 删眦 町 蕊 晒 d 电子科技火! 学硕十学位论文 于引脚少并且布线简单。但是由于串行输出数据无法与f i f o 直接接口，需通过 c p l d 进行转换，增加了系统复杂度，并且会占用大量c p l d 内部触发器资源，因 此本设计中采用了并行输出型a d c 。 需要特别注意的一点是，大多数a d c 都需要同时提供数字电源与模拟电源两 个电源，尽量避免将同一种电源接在两种引脚上。数字电源通常不稳定，这样会 造成a d c 输出信号噪声比偏大。 2 2 4f l f 0 缓冲控制器 为了实现数据采集系统实时连续大容量的采集，需要采用存储单元实现采集 数据的缓存，并要求存储单元具有同时进行读写能力。满足要求的存储器有d r a m 和f i f o 。d r a m 访问灵活，可以在任意时间访问任意存储空间，但是其信号线复 杂，每片d r a m 都有两套地址线和数据线，价格昂贵。f i f o 信号线简单，没有地 址线，只有两套数据线，只能按先进先出的顺序读写其中的数据，价格较便宜【l3 1 。 因为采集数据和处理数据通常是按照时间顺序进行的，因此本设计采用f i f o 实现 采集数据的缓存，采用的f i f o 芯片为i d t 7 2 0 3 ，其容量为2 kx9 位，具有读写 控制线和“空、半满、满”标志位【1 4 1 。 本设计可采用的f i f o 芯片有i d t 7 2 x x 系列以及c y 7 c 4 7 x 系列。本系统采用 两片i d t 7 2 0 4 以位扩展方式构成2 kx1 8 位的数据通道，使用其中的1 6 位实现数 据传输。每进行一次f i f o 读写操作时，相应的读写指针就递增一次，指向下一个 内存位置。“满”标志位有效时，任何的写操作都不会改变存储器中的数据，也不 会改变写指针的值。“空 标志位有效时，所进行的任何读操作都属于误动作，而 且不会改变读指针。 a d c 的输出连接f i f o 的输入端，f i f o 的输出与p c i 总线接口控制器p c i 9 0 5 2 的部分数据总线相连。a d c 量化后的数据在c l p d 的控制下按节拍写入f i f o 中， 当半满后通过p c i 中断通知c p u 取数据，p c i 总线相应后在c p l d 的控制下采用 突发方式取数据。f i f o 与周边器件的连接如图2 6 所示。f i f o 的读写都是由 c p l d 控制，然而f i f o 的半满标志则与p c i 9 0 5 2 的中断引脚连接。 1 0 第二章系统硬什系统设计 p c i 总线 2 3c p l d 控制器 图2 6f i f o 与周边器件关系简图 本系统中采用a l t e r a 公司的m a x i i 系列型号为e m p l 2 7 0 的c p l d 作为核 心控制器。m a xi i 器件采用全新的体系结构，在所有的c p l d 系列中具有最低的 单位i o 成本和最低的功耗 15 1 。这款即用非易失的器件系列价格是其它c p l d 的 一半，是面向一般的小容量逻辑应用。m a xi i 器件除了提供最低成本的传统c p l d 设计之外，还为更大容量的设计改善了成本和功耗，能够替代成本更高或功率更 高的f p g a 、a s s p 和标准逻辑器件。m a xi i 器件基于成本优化的六层金属0 1 8 l amf l a s h 工艺，其功率只有以往m a x 器件的十分之一。该器件具有1 2 7 0 个逻 辑单元( l e ) ，和1 4 4 个i o 管脚。 2 3 1m a xl i 系列c p l d 主要特性 m a xi i 器件基于全新的c p l d 体系结构，新的m a x i ic p l d 体系则具有和小 容量f p g a 相竞争的定价，以及作为单芯片即用型非易失器件的工程优势。在更 大的容量上，查找表( l u t ) 的逻辑阵列块( l a b ) 和行列走线具有更高的裸片 面积效率。因为m a xi ic p l d 采用了l u t 体系，它们具有四倍的容量，以及即 用性和非易失性，这使得m a xi i 器件成为成本更低和容量更大的c p l d 【l 引。具体 性能如表2 1 所示： 电子科技人学硕十学何论文 表2 1m a xi i 器件特性 功能 优势 成本优化的体系结构革新性的m a xi i 体系结构具有4 倍的容量和一 半的价格 低功率降低功耗，增加系统可靠性 大容量在单个器件的成本内实现更多应用 非易失和即用功能以单个芯片方案减低成本，节省板子空间 用户f l a s h 存储区将分立的串行或并行非易失存储集成到m a xi i 器件中，使系统成本和芯片数量降至最小 实时在系统可编程( i s p ) 在器件运行中通过升级减小维护费用 m u l t i v 0 1 t t m 核无缝地和1 5 v 、1 8 v 、2 5 v 或3 3 v 逻辑电平的 其它器件相连接 m u l t i v o l ti o 接口 无缝地和1 5 v 、1 8 v 、2 5 v 或3 3 v 逻辑电平的 其它器件相连接 m u l t i t r a c k 互联以一般和本地走线优化性能，包括新的名为 f a s t l o 连接的直接逻辑单元至i o 逻辑路径 j t a g 转换器用户m a xi i 器件配置外部不兼容j t a g 的f l a s h 器件，简化板子的管理 2 3 2m a x | ic p l d 功能简介 m a x i i 器件通过给予二维行，列的架构来实现逻辑功能的灵活定制。行列互 联提供在l a b ( 逻辑阵列块) 之间的信号互联，如图2 7 所示。 逻辑阵列由l a b 组成，每l o 个l e ( l o g i ce l e m e n t ) 组成一个l a b 。l e 是提供 逻辑实现的最小功能单位。l a b 通过行与列进行分组。m u l t i t r a c k t m 互联结构在 l a b 之间提供高速的信号传输特性。l e 间高效的路由为增加的逻辑到全局信号布 线之间提供了最短的延时。 m a x i i 器件的i o 引脚放置在每个l a b 行列的最外端，处于整个器件的外围。 每个i o e 都含有一个双向i o 缓冲器以及一些另外的高级配置功能。这些i o 引脚 具有施密特触发器输入支持，能支持多种单端总线信号标准，如6 6 m h z ，3 2 b i t 的 p c i 以及i m 盯l 。 同时，m a x i i 器件具有一个全局时钟网络。这个始终网络由分布在整个芯片， 4 条全局时钟线组成，能够为芯片上所有资源提供时钟。这些全局时钟线还能被用 12 第二章系统便 i ，l ：系统设计 ， 一 l o g i c l o g i c l , 0 9 i c 日e m e n t e l e n te l e r n e n t ， - e、 二一 i 。， ” ： 一 ? il o g i c 略： j jl o g i c ， l o g i cf jt e l e m e n t i j； e l e m e n tij ， e l e m e mp 甜 _ j ，jl o g i c j i - o g k l：i ，il o g i c 蹈 翻e l e m e n t ； 薯4 e l e m e n t f 7 二； e 1 e r n e n t j ，； # 7 7 、 p， j ，、 、“、1 鼋 l ? 。0 “。? ： 一 。 l o g i cpj l o g i c 卜 l o g i c 慝 睁| e l e m e m 卜0 e l e m e n tl ，。| f j o n l e 雕| o 捌sa n a y b l o c k ( l a b ) 肫f 搿掰瞎 i n t s r c o n n e a t 图2 7m a x i ic p l d 内部结构 作除时钟信号外的一些其他全局控制信号，如清零，复位，输出使能等。 2 3 3j t a g 接口外围电路 m a x i ic p l d 的在线编程需要j t a g 接口的4 条线，t d i ，t d o ，t m s 和t c k 。 在m a x i ic p l d 中，除了t d o ( t d o 没有内部上下拉电阻，也不需要为其配置外 部上下拉电阻) ，另外3 根都配置有内部上拉或下拉电阻。为了保证器件能正常工 作，建议按照图2 8 所示方式对j t a g 外围电路进行配置。 f 凸p nm a t eh e a d e r 图2 8j t a g 链中外部上下拉电阻配置 t m s 引脚被拉高保证了即使有信号从t c k 串扰过来也能使得t a p 控制器维 1 3 电子科技人学硕十学位论文 持t e s tl o g i c r e s e t 状态。为了防止t c k 在上电时冲高，则其通过1 k 电阻 下拉将它到地。 2 3 4c p l d 在本系统中的位置 由图2 2 ，c p l d 处于整个数据采集卡的中心位置，它控制模拟多路选择器的 选通信号，可编程放大器( p g a ) 的增益控制，a d c 采样转换定时，f i f o 的读写操 作以及与p c i 控制器之间复杂的控制与通信逻辑。c p l d 是实现抢占式通道扫描算 法的核心器件，相关设计与实现细节将在第三章详细讨论。 2 3 5c p l d 选型依据 首先，选择a l t e r a 的可编程逻辑器件的主要原因就是由于教研室提供了实 验调试的整套工具链。对q u a r t u s i i 软件以及a l t e r a 的一套开发套件的熟悉， 使得方案设计阶段的系统级仿真非常便利，大大缩短了开发周期。此外，由于本 设计中大部分功能由组合逻辑实现，片内配置寄存器数量不大，因此采用更适合 完成算法与组合逻辑的c p l d 器件。考虑到设计余量以及未来升级扩展性能，采 用e p m l 2 7 0 。其内部具有1