低电压sram关键技术研究与实现.pdf

隶轫大j 磐 博士学位论文 低电压s r a m 关键技术 研究与实现 i 之e s e a r c ha n dr e a l i z a t i o no f c r i t i c a lc i r c u i t sf o rl o w - v o i j a g e s t a t i cr a n d o ma c c e ssm e m o r y ad i s s e r t a t i o ns u b m i t t e dt o s o u t h e a s tu n i v e r s i t y f o rt h ea c a d e m i cd e g r e eo fd o c t o ro fe n g i n e e r i n g b y z h u j i a f e n g s u p e r v i s e db y 肋j i a n h u i s c h o o lo fe l e c t r o n i cs c i e n c ea n d e n g i n e e r i n g s o u t h e a s tu n i v e r s i t y j a n u a r y2 01 4 223mm，26 2y 东南大学学位论文独创性声明 本人卢明所早交的学何论文是我个人在导师指导卜- 进行的研究r 作及取得的研究成果。尽我所知，除 了文中特别加以标注利致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获 得尔南人学或其它教育机构的学何或证i 而使川过的材料。与我一同l ：作的同忠对本研究所做的任何贡献 均已往论文中作了明确的说明并表示了谢意。 彬f 究生签名： 东南大学学位论文使用授权声明 尔南人学、中国科学技术信息研究所、国家图f0 馆有权保留本人所送交学位论文的复印件和电子文档， 可以采j l j 影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密 期内的保密论文外，允许论文被奄阅和借阅，可以公布( 包括以电子信息形式刊登) 论文的全部内容或中、 英文摘要等部分内容。论文的公布( 包括以电子信息形式刊登) 授权尔南人学研究生院办理。 虢蟀翩虢烨 “j 俨冈 摘萤 摘要 近年米，以无线传感网利移动垃联网为代表的应川对芯片提出了越来越苛刻的功耗要求，能耗比重较 人的静态随机存储器( s r a m ) 的低功耗设计受到广泛关注。由丁功耗与电源电压儿乎成平方关系，降低 r 作电压是降低功耗较有效的方法。相比丁逻辑电路，低电压s r a m 受i ：艺变化影响更人，主要表现为： ( 1 ) 传统s r a m 存储单元的读弓稳定性降低；( 2 ) s r a m 渎、弓关键路径与时序控制路径的延迟和延 迟变化急剧增人，传统兀余度设计方法导致性能和功耗的严重恶化，甚至时序错误。基丁上述问题，论文 着重研究低电压s r a m 抗r 艺变化的关键技术及其电路设计，最终流片验证了该技术的有效性。 论文主要l ：作及创新点包括： ( 1 ) 总结了低电压s r a m 存储单元及稳定性增强的辅助技术，以提高 存储单元及阵列的稳定性。考虑面积、稳定性等综合指标，总结出渎弓分离的8 管存储单元比较适合丁 低 电i f , s r a m 应州。( 2 ) 提出了抗l ：艺变化的多级并行数字延迟求和电路结构，以减小低电压s r a m 时序 控制的延迟变化。该电路相比丁传统复制何线和存储单元的时序控制电路，延迟变化的标准方筹降低了 7 0 以上。( 3 ) 提出了基丁线性电流模璎的白反馈电流校准的灵敏放人器( s a ) 结构，以减小s a 火凋电 压对何线放电路径的延迟变化的影响。该结构通过电流补偿降低s a 输入火调电压，仅需2 个校准周期， 且不会产生品体管可靠性问题，校准后s a 输入火凋降低了约3 7 ，使得读路径的延迟变化降低了3 0 ， 从而s r a m 读延迟降低了1 8 7 以上。( 4 ) 提出了单边沿延迟优化的源耦合地址泽码器电路结构，优化了 s r a m 地址泽码器及字线驱动模块的单边沿延迟。相比丁传统等效扇山为4 ( f 0 4 ) 的设计方法，提山的 单边沿延迟优化设计方法可以使得s r a m 读延迟降低7 ，且不会增加面积和功耗。 本文没计的低电压s r a m 采心s m i c6 5 n ml lc m o sl ：艺进行流片。当s a 火调白校准补偿电路和多 级并行的数字求和电路同时有效时，1 2 v 电源电压卜，s r a ml ：作频率提高1 7 9 ，i ：作功耗降低了6 1 。 而0 5 v 电源电压卜i ，s r a ml ：作频率提高了2 倍以上，l ：作功耗降低了3 2 6 。与近期同类的低电压8 管s r a m 相比，本文设计的低电压s r a mi ：作频率和能耗更优，但是最低i ：作电压稍人。随着l ：艺和电 源电压进一步降低，抗j ：艺变化的电路设计将更加有效。 关键词：静态随机存储器，数字集成电路，移动处理器，i ：艺变化，灵敏放人器，l ：艺局部火配。 a b s t r a c t a b s t r a c t t h ep o w e rc o n s u m p t i o no fm o b i l ep r o c e s s o r sb e c o m e sm o r es e v e r ei nt h ea p p l i c a t i o no ft h ew i r e l e s ss e n s o r i n t e r n e ta n dm o b i l ei n t e r n e t i no r d e rt od e c r e a s et h ep o w e rc o n s u m p t i o n ，t h el o w p o w e rd e s i g nt e c h n i q u e so f s t a t i cr a n d o ma c c e s sm e m o r y ( s r a m ) a r ew i d e l yc o n c e r n e d d e c r e a s i n gt h es u p p l yv o l t a g ei sa ne f f e c t i v e m e t h o df o rl o wp o w e rc i r c u i td e s i g n c o m p a r e dw i t hl o g i cc i r c u i t si nm o b i l ep r o c e s s o r s ，t h ep r o c e s sr a n d o m v a r i a t i o n sh a v eal a r g e re f f e c to ns r a m sa tl o ws u p p l yv o l t a g e t h ee f f e c t so ns r a mm a i n l yi n c l u d e ：1 ) r e a d a n dw r i t es t a b i l i t i e so fs r a m6 tb i tc e l l sa l ed e t e r i o r a t e dq u i c k l y 。2 ) t h ed e l a yv a r i a t i o no fc r i t i c a lp a t h e si nt h e s r a mi si n c r e a s e da tl o ws u p p l yv o l t a g e t h ec o n v e n t i o n a lc i r c u i td e s i g nm e t h o d sr e s u l ti nal a r g el o s so n p e r f o r m a n c ea n dp o w e rc o n s u m p t i o n i no r d e rt os o l v et h ep r o b l e m ，t h ev a r i a t i o nt o l e r a n tc i r c u i tt e c h n i q u e sa r e r e s e a r c h e di nt h ed i s s e r t a t i o n ，e s p e c i a l l yf o rt h es r a ma tl o ws u p p l yv o l t a g e t ov e r i f yt h ep r o p o s e dt e c h n i q u e s ， al o wv o l t a g es r a mw i t ht h ep r o p o s e dt e c h n i q u e sa r em e a s u r e da n da n a l y z e d t h em a i np o i n t so ft h ed i s s e r t a t i o na l es u m m a r i z e db e l o w ( 1 ) t h er e l i a b i h t y i m p r o v e dt e c h n i q u e so fb i tc e l l s a r ec o n c l u d e di nt h ed i s s e r t a t i o n ，i n c l u d i n gd i f f e r e n tb i tc e l ls t r u c t u r e sa n dt h er e l i a b i l i t y i m p r o v e da s s i s t a n t t e c h n i q u e s a c c o r d i n gt oa b o v ea n a l y s i s ，t h e8 tb i tc e l l i sa no p t i m u mc h o i c ef o ral o wv o l t a g es r a m ( 2 ) a m u l t i p l e s t a g ep a r a l l e lr e p l i c a - b i t l i n ed e l a ya d d i t i o nt e c h n i q u ei sp r o p o s e dt os u p p r e s st h ed e l a yv a r i a t i o na tl o w s u p p l yv o l t a g e t h es t a n d a r dd e v i a t i o no ft h es a et i m i n gi s7 0 s m a l l e rt h a nt h a tw i t hac o n v e n t i o n a lt e c h n i q u e ( 3 ) a c c o r d i n gt ot h ep r o p o s e dt r a n s i e n tm o d e lo fs e n s ea m p l i f i e r ( s a ) o f f s e tv o l t a g e ，al o wo f f s e ts at e c h n i q u e b a s e do nc u r r e n tc a l i b r a t i o ni sp r o p o s e d t h ee x t r ac u r r e n ti sa d d e di nl i n ew i t ht h ed e t e c t i o nr e s u l t s w h i c h r e d u c e st h es ao f f s e tv o l t a g e t h ep r o p o s e dm e t h o do n l yr e q u i r e s2c a l i b r a t i o nc y c l et i m ew i t h o u tr e , a b i l i t y p r o b l e m so ft r a n s i s t o r s a f t e rt h ec a l i b r a t i o n ，t h es ao f f s e tv o l t a g ei sd e c r e a s e db y3 7 ，w h i c hm a k e st h ed e l a y v a r i a t i o nd e c r e a s e db y3 0 a sar e s u l t t h ea c c e s st i m eo fa16k b i ts r a mi s i m p r o v e db y18 7 a tt h ew o r s t c a s e ( 4 ) i no r d e rt om e e tt h ed e l a yr e q u i r e m e n to fw o r d l i n ed r i v e r sa n da d d r e s sd e c o d e r s ，as i n g l e - e d g ed e l a y o p t i m i z e dd e s i g nm e t h o db a s e do nc o n s t a n tr a t i o ni sa l s op r o p o s e d c o m p a r e dw i t ht h ec o n v e n t i o n a lf 0 4d e s i g n m e t h o d t h ep r o p o s e dm e t h o di sa b l et od e c r e a s et h es r a ma c c e s st i m eb y7 w i t h o u tt h ee x t r ac o n s u m p t i o no f a r e aa n dp o w e r i nt h ed i s s e r t a t i o n ，as r a mb a s e do n8 tb i tc e l l sa r ed e s i g n e da n dm e a s u r e di ns m i c6 5 n ml lc m o s t e c h n o l o g y w h e nb o 1o ft h es ao f f s e tc a l i b r a t i o nt e c h n i q u ea n dam u l t i p l e s t a g ep a r a l l e lr e p l i c a - b i t l i n ed e l a y a d d i t i o nt e c h n i q u ea r ee f f e c t i v ei nt h e8 ts r a m ，t h eo p e r a t i o n a lf r e q u e n c yo ft h es r a ma t1 2v s u p p l yv o l t a g e a r ei m p r o v e db y1 7 9 a n dt h ep o w e rc o n s u m p t i o ni sd e c r e a s e db y6 1 w h i l ea t0 5vs u p p l yv o l t a g e t h e o p e r a t i o n a lf r e q u e n c yo ft h es r a mi si n c r e a s e db ya b o v e2t i m e s a n dt h ep o w e rc o n s u m p t i o ni sa l s od e c r e a s e d b y3 2 6 c o m p a r e dw i t hl o wv o l t a g es r a mb a s e do n8 tb i tc e l l ，t h ep e r f o r m a n c ea n de n e r g yc o n s u m p t i o no f t h es r a mw i t ht h ep r o p o s e dt e c h n i q u e sa l es u p e r i o r ，w h i l et h em i n i m u mo p e r a t i n gv o l t a g ei sh i g h e r a st h e t e c h n o l o g ya n ds u p p l yv o l t a g ea r ef u r t h e rd e c r e a s e d ，t h ep r o p o s e dp r o c e s sv a r i a t i o nt o l e r a n tt e c h n i q u e sw i l lb e m o r ee f f e c t i v e k e yw o r d s ：s t a t i cr a n d o ma c c e s sm e m o r y ( s r a m ) ，d i g i t a li n t e g r a t e dc i r c u i t , m o b i l ep r o c e s s o r ，p r o c e s sv a r i a t i o n ， s e n s ea m p l i f i e r ( s a ) ，p r o c e s sl o c a lm i s m a t c h 日录 目录 第一章绪论1 1 1 低电压s r a m 研究背景及意义1 1 1 1s r a m 的研究意义2 1 。1 。2 低电压s r a m 的重要性。3 1 2 低电压s r a m 关键模块的设计挑战5 1 2 1 存储单元稳定性降低。5 1 2 2 关键路径的延迟变化增人7 1 3 论文的主要l ：作和创新点1 2 1 4 论文的结构1 3 第二章低电压s r a m 研究综述1 s 2 1 低电压s r a m 介2 f 1 5 2 1 1 深弧微米l ：艺变化介绍1 5 2 1 2s r a m 读写访问的关键路径1 6 2 2 低电压s r a m 研究综述1 7 2 2 1 低电压存储单元综述1 7 2 2 2 时序控制模块综述2 4 2 2 3 灵敏放人器综述2 7 2 2 4 地址译码器综述3 0 2 3 本章小结3 1 第二章抗l ：艺变化的时序控制模块研究3 3 3 1 先进jl ：艺卜延迟变化的挑战3 3 3 2 时序控制模块的延迟校准电路3 5 3 2 1 基丁b i s t 校准的延迟控制原理及电路改进3 5 3 2 2 仿真结果及分析3 8 3 3 抗i ：艺变化的多级并行时序电路研究3 9 3 3 1 多级并行的数字延迟求和方法的提出3 9 3 3 2 电路设计与实现4 1 3 3 3 仿真结果及分析4 5 3 4 结果比较与分析4 8 3 5 本章小结5 0 第四章白反馈电流校准的灵敏放人器研究5 1 4 1s a 输入欠调电压的影响5 1 4 2 白反馈电流校准s a 的研究5 2 4 2 1 基丁线性电流的s a 火调模型的建立5 2 4 2 2 白反馈的电流校准方案5 6 4 2 3 白反馈电流校准s a 的电路设计5 8 4 3 结果比较及分析6 1 4 4 本章小结6 3 第五章单边沿延迟优化的源耦合地址泽码器研究6 5 5 1s r a m 地址泽码器延迟分析6 5 日录 5 2 单边沿延迟优化的逻辑电路设计模型的建立6 5 5 3 单边沿优化的源耦合地址泽码器设计7 0 5 3 1 传统逻辑【u 路总结7 0 5 3 2 源耦合的地址洋码器结构及电路没计7 1 5 3 3 单边沿延迟优化的源祸合泽码器设计7 5 5 4 结果比较j 分析。7 8 5 5 本章小结7 9 第人章s r 伽v l 测试及结果分析8 1 6 1i ：艺选择一8 1 6 2 低电压s r a m 殴计与实现8 2 6 2 1 低电压s r a m 存储单元及阵列的设计8 3 6 2 2s r a m 时序控制模块的设计8 6 6 2 3 行刎地址泽码器的没计8 7 6 2 4 白反馈火凋补偿的灵敏放人器的设计8 8 6 3 测试结果及分析8 9 6 3 1s r a m 洲试方案8 9 6 3 2 测试结果9 1 6 3 3 结果分析及比较9 6 6 4 本章小结9 8 第七章总结与展望9 9 7 1 论文总结9 9 7 ：! 展望1 0 0 致谓 1 0 1 参考文献1 0 2 博十阶段获得的研究成果1 0 9 v 第一章绪论 第一章绪论 由丁移动互联网应j l j 需求越米越高，且移动没备通常采川电池供电，冈此移动处理器同时追求高性能 和低功耗。为了实现高性能和低功耗目的，动态电源电压调协技术已成为主流的电路设计方法。降低电压 能够实现接近平方率的功耗降低。但是相比丁逻辑电路，静态随机存储器( s l 认m ) 在低电压卜受f z 变 化影响较人，存在严重的读弓可靠性利时序变化等问题。基丁i 上述需求，本文面向移动互联网处理器戍川 领域，研究深亚微米f ：艺卜低电压s r a m 抗j ：艺变化技术及电路实现方法。 本章首先分析移动处理器中嵌入式存储模块的发展趋势，确定了s r a m 仍是朱米先进l ：艺卜移动 处理器的首选；其次，结合处理器高性能低功耗系统需求，介绍 了低电压s r a m 的研究意义：接着，分析 低l 岜压s r a m 的设计挑战，对s r a m 关键模块分别进行分析和总结；最后，总结论文的主要i ：作和创新 点，并给山论文的组织结构。 1 1 低电压s r a m 研究背景及意义 目前，移动互联网戍川得剑快速融合和发展，j 泛应州丁多个领域，如智能手机、平板电脑等。从目 前发展米看，移动市场止不断t i - 领传统计算机领域，最近儿年其市场也不断增k 。如幽1 1 所示，移动互 联网除了移动手机外，还包括其他设备，如i p a d ，p d a ，游戏机，部分汽车电子等，剑2 0 2 0 年左右移动 互联网没备出货量达剑自亿，将人幅超过传统计算机市场。 i ，0 0 0 0 0 0 c o m p u t i n gg r o 、t hd r i v e r so v e l r i m e i9 7 0 - 2 0 2 0 n l 1 0n l o o m m + 1 0 m m + ul i n i i s lt n i t s 1 9 7 01 9 8 01 9 9 02 0 0 02 0 1 02 0 2 0 图1 1 移动互联网市场快速增长 随着移动互联网需求越来越多，移动处理器的性能和功耗要求也越来越高。图1 2 总结了不同应川处 理器的性能和功耗的分布【l 。9 】。 视频和d s p 处理器的性能要求不高( 儿十兆h z 一儿白兆h z ) ，主要关注人的数据吞吐量； p c 和服务器等处理器性能要求高，日前一般能达剑3g h z 以上，但功耗1 r 常人； 移动处理器性能和功耗介丁两者之间，性能范罔较人( o 1g h z 一1 7g h z ) ，同时要求低功耗( k 的电 池使川时问) ，闪此移动处理器追求高的能耗效率。 1 舢 舢 咖 o o 【 l 东南人学博l j 学位论义 0 10 5 1 52 性能 ( g h z ) 图1 2 学术界主流处理器的性能和功耗分布 1 1 1s r a m 的研究意义 移动处理器可以分为两人部分：控制逻辑模块和存储模块。目前，片i ! j 存储器主要由嵌入式s r a m 构 成。随着移动互联网麻j l j 需求的发展，s r a m 存储器容量越米越人，其面积利功耗逐渐成为主要的关注指 标剐0 1 。 为了提高而积效率，业界也经常采， j 嵌入式e d r a m 存储器。e d r a m 结合了s r a ml ：艺兼容和d r a m 高面积效率的优点，能够实现更优的整体性能。 随着l ：艺、封装和设计技术的发展，目前主流嵌入式存储器的实现可以9 纳为二种方式：d r a m 单芯 片封装集成、嵌入式d r a m ( e d r a m ) 、嵌入式s r a m 。 1 d r a m 单芯片封装集成( t s v 封装) 图1 3 给山了一种新型的t s v 封装技术，通过将d r a m 和数字逻辑模块封装丁1 l 一个芯片，实现 芯片内的接口互连。此方案消除了p c b 板及封装引脚寄生特性的影响，实现了d r a m 和逻辑模块问高速 的数据通信，最终减少甚至完全替代处理器中的嵌入式s r a m 。 由丁d r a m 面积效率高，t s v 封装技术能够实现低成本的存储系统。但相比丁主流的封装技术，t s v 的封装成本较高。而且由丁不容易散热，单芯片封装存在很多m o s 管可靠性问题。冈此，此技术仍处丁 研发阶段。 l o g i c d r a m i n t e r p o s e r b a s e 图1 3 基丁d r a m 的t s v 封装技术( 二星、| ，导体) 2 嵌入式d r a m ( e d r a m ) e d r a m 采j l j 类似丁 d r a m 的存储结构，存储单元通常由1 2 个品体管利1 个存储电容组成，读写操 作的方式与s r a m 相同，冈此结合了s r a m 利d r a m 两者的优点。 2 第一章绪论 9 0 n mc m o si ：艺线以上，e d r a m 存储单元面积约为传统s r a m6 管存储单元的1 3 1 ，4 ，具有1 卜常 高的面积效率。另外，由丁能够单芯片集成，冈此e d r a m 能同时实现较高的性能1 2 1 3 1 。 但是相比。j i 逻辑电路i ：艺缩小的速度，e d r a ml ：艺尺寸缩小得较慢j 。随着l ：艺尺寸缩小，日前 e d r a mi ：艺的发展滞后丁逻辑电路l ：艺，限制了其虑州。 3 嵌入式s r a m 目前，嵌入式存储器主要采川基丁6 管存储单元的s r a m 。由丁 内核是两个反相器的止反馈互锁结构， 冈此s r a m 不需要实时刷新数据。另外，s r a m 与数字逻辑电路的f ：艺完全兼容，可以实现较高的性能。 i ：艺线每进步一代，6 管存储单元的面积约缩小一、p 4 1 。 9 0 n m 以上c m o si ：艺，s r a m 存储单元面积通常是e d r a m 单元面积的3 4 倍。但随着l ：艺尺寸进 一步减小，s r a m 存储单元面积儿乎与e d r a m 接近，甚至更小。 表1 1 给出了4 0 r i ml ：艺卜s y n o p s y s 公司总结的s r a m 和e d r a m 关键指标比榭1 1j 。4 0 n mi ：艺卜， s r a m 和e d r a m 存储单元面积效率儿乎相同，而s r a m 在泄漏、i ：作功耗和性能方面都有较人优势。随 着i ：艺进一步缩小，s r a m 面积效率将会超过e d r a m 。深微米l ：艺卜，相比丁e d r a m 和t s v 封装技 术，嵌入式s r a m 仍是移动处理器中嵌入式存储器的首选，冈此本文土要研究嵌入式s r a m 。 表1 14 0 n ml ：艺s r a m 与e d r a m 特性比较 l a r g e c a p a c i t ys r a m e m b e d d e dd r a m 单元面积效率( m b m m 2 ) 0 9xx 泄漏 0 5yy 动态功耗 0 8zz 1 5s ( 1v i r t u a lb a n k ) i ：作频率 s 6s ( 4v i r t u a lb a n k s ) 1 1 2 低电压s r a m 的重要性 为满足高性能和低功耗需求，移动处理器可以从系统架构雨i 电路设计方面进行改进。 1 系统架构方面： 多核处理器架构【15 1 7 1 通过多核并行i ：作实现高性能和低功耗。在相同的计算量卜，多核的l ：作频率可 以降低，从而电源电压也能降低，最终以增加芯片面积为代价降低了功耗。 a r m 公司提出了b 璩l i t t l e 技术1 1 9 】，集成了高性能处理器核和低功耗处理器核。高性能时处理器选 择高性能核l ：作，而人多数要求不高的应则选择低功耗核i ：作。此架构可以实现性能雨i 功耗的实时优化。 2 电路设计方面： 系统通过电路改进r 作丁低电源电压扯2 4 1 。高性能l ：作时处理器采川常规电源电压，而低性能j ：作时 采州低电源电压，此方式1 卜常适合负载多变的移动处理器。当高清图片、3 d 游戏等应，l j 时，处理器需要 高性能l ：作，通常l ：作频率要求lg h z 以上；当听歌、数据推送等应用时，处理器性能可以适当降低。 由丁功耗与电源电压接近平方关系，冈此在满足性能需求的情况卜，降低电源电压是减小功耗1 卜常有 效的手段。但是低电源电压卜，i ：艺变化的影响迅速增人，其电路设计方法还不完善。 目前，处理器系统研究主要集中丁多核架构。多核架构虽然能够实现高性能和低功耗，但会成倍的增 加芯片的面积消耗。而电路设计方面，i n t e l 等众多机构对低电压l ：作的数字电路设计技术进行了人量研究 i 2 0 - 2 4 1 ，研究表明：低电压l ：作的电路能够使得处理器的能耗效率提高约5 倍捌。结合低电压电路设计和多 核架构，系统能够同时实现高性能利低功耗目标。 3 东南人学博i j 学位论义 图1 4 给出了不同电源电压卜性能和能耗效率的变化趋势1 2 3 1 。参数a r e a m i p s 表示面积效率； p o w e r m i p s 表示i ：作能耗。随着l 乜源电压减小，电路的性能降低。冈此为保证一定的性能，低电压卜必 须采，l | 更多的电路并行度，从而增加了面积。电源电压卜- 降剑0 6v 时，i ：作能耗降低了约8 0 ，而面积 仅增加了2 3 倍，能耗和面积效率的最优r 作电压位丁0 5v 一0 6v 之间。 冒 z 毒 e 疗 也 警 再 2 s u p p l yv o l t a g e 【v l 图1 4 不同电源电压卜逻辑电路面积和能耗效率 由幽1 5 可得，随着电源电压减小，s r a ml ：作能耗也不断降低。降低s r a mj ：作电压同样带米能耗 降低，v d d 从1 2v 卜降到0 6v ，s r a m 能耗降低了约7 5 ，与逻辑电路能耗降低的趋势类似( 如图1 4 所示) 。 图1 5 不同电压卜s r a m 能耗的变化趋势【2 5 】 降低电源电压能够提高能耗效率，但是低电压卜，r 艺变化对电路的可靠性、延迟及延迟变化影响增 加。图1 6 给出了常规数字逻辑单元的延迟变化与电源电压的关裂孤27 1 。当电源电压从1 2v 降低到0 5v ， i ：艺角变化导致的延迟增加了1 5 倍，而总延迟( 1 ：艺角延迟+ 30 随机变化的延迟) 增加了3 6 倍。常规电 压卜，数字电路延迟变化较小。而低l 乜i 源电压卜，l ：艺变化导致数字电路延迟的随机变化迅速增人。冈此 低电压卜抗i ：艺变化的电路设计成为目前高能效电路的关键研究剧2 s - 3 0 | 。 综上所述，降低l 岜源电压，s r a m 能够实现4 5 倍能耗降低，利丁延艮移动设备的l 乜池使用时间。但 是低电压s r a m 还存在可靠性、时序变化等问题，冈此研究低电压s r a m 关键技术具有重要的意义。 4 【ao，cnz乏、，_一毳，j乏，o乱 ，v螗oou口四口iocm 第一章绪论 ( ) 5( ) 60 7 ( ) 8( j 9 v d b ( v ) 图1 6 不同电压卜，l ：艺角延迟和3o 随机变化延迟的变化趋势1 1 2 低电压s r a m 关键模块的设计挑战 嵌入式s r a m 存储器主要由地址译码器、存储单元阵；i j ( c e l l a r r a y ) 、时序控制单元、灵敏放人器( s a ) 、 列选择器和数据输入输出缓冲器组成，如图1 7 所示。存储阵列由存储单元组合而成，构成s r a m 关键的 存储模块；时序控制模块州t - s r a m 读、弓操作的时序控制；灵敏放人器川丁放人位线的小摆幅电压信号， 实现数据快速渎取；行列泽码器实现地址信号的译码，并驱动人负载电容的字线。 幽1 7s r a m 系统的结构框幽 随着l ：艺尺寸缩小，随机掺力 浓度变化( r d f ) 、光刻精度误差( l e r ) 等影响越米越突出，导致l ： 艺局部变化迅速增人 3 1 - 3 2 】。相比丁其他数字逻辑电路，存储单元通常采州违反d r c 规则的最小尺寸品体 管，冈此s 洲受l ：艺变化影响更人。另外，随着电源电压降低，j ：艺变化的影响将增人，导致s 删 可靠性急剧恶化，其影响土要可以! 厂i 纳为两个方面： 1 ) 存储单元稳定性降低。低电源电压卜，存储单元读、弓稳定性裕度迅速降低，当稳定性裕度小丁 零，则导致s r a m 读写数据错误。 2 ) 关键路径的延迟变化增人。低电源电压卜- ，l ：艺变化的影响增加，导致s r a m 关键路径的延迟及 延迟变化增人，从而s 删性能急剧恶化，甚至导致s r a m 时序错误。 1 2 1 存储单元稳定性降低 幽1 8 给出传统6 管存储单元的电路结构，6 管存储单元与数字逻辑i ：艺完全兼容，且具有较高的性 能和面积效率，是目前应川最广的单元结构。 5 丁_flr_l；11|10l，_lt 如 笛 如 m v 、 0 东南人学博i j 学位论义 6 管存储单元是对称结构，读操作时，为了保证存储数据不发生翻转，m o s 管n 1 的驱动强度要人于 n 3 。弓操作时，m o s 管n 3 驱动强度要人丁p m o s 管p 1 ，利丁存储单元数据发生翻转。i 砌l j , j 了止确的 对存储单元进行读写操作，需要精确控制晶体管的尺寸，从而保证品体管问驱动强度的比例3 3 1 。 t 图1 86 管存储单元电路结构 品体管驱动强度不仅与尺寸相关，还与电源电压和i ：艺变化有关。先进l ：艺卜- ，随着电源电压卜降， 晶体管n 1 、n 3 和p 1 的驱动强度会发生变化，导致6 管存储单元出现读、写稳定性裕度降低，易导致读 写数据错误。 读稳定性裕度常儿j 静态噪卢容限( s n m ) 表示， 数常州丁鼙化分析s r a m 读写稳定性。当s n m 0 ， 生弓数据错误。 写稳定性裕度州弓裕度( w m ) 表示3 4 3 5 1 。这两个参 则s r a m 发生渎数据错误；当w m 2 0 0 0 j 一 i1 0 ： t 1 5 5 i 。 r l i3 7 3 3 0 = 2 0 0 5 01 0 0 1 5 0 s a 输入欠调电压( m v ) 图1 1 50 8v 电压i - s a 输入火调电压对伉线放电的延迟变化影响 为了降低s a 输入火凋电压，k a w a s u m i a 提出一种基丁 热载流子注入效应( h c i ) 的校准方法【5 引。利 川热载流子注入效应调1 ，m o s 管阈值电压，降低了s a 中m o s 管闽值电压的火配，从而降低输入火调电 压。但是此方法测试时间和成本较人，且抬高电源电压会带米晶体管可靠性问题，如n b t i 效应等。 为了克服上述问题，n a v e e n v 提出了一种s a 并行冗余度设计凹】。多个相同尺寸的s a 并列细成，通 过b i s t 检测，选择其中的一个s al ：作。通过增加s a 的并行冗余度，降低了s a 的错误率。但此方法仅 能够降低错误率，不能降低s a 输入火凋电压。 基丁上述问题，本文提出了一种s a 白反馈的电流校准方法。通过电流补偿l ：艺变化的影响，等效丁 调1 ，n m o s 管l 浏值电压，从而降低s a 输入火调电压。相比t - h c i 校准技术，此方法不会带米m o s 管可 靠性问题，且不需要k 的测试时间。此部分将在本文第四章进行详细介 “和分析。 3 )地址译码器延迟变化影响 图1 1 6 给山不同反相器链级数对应的延迟变化情况。延迟变化刚延迟标准方筹利均值的比值米衡量。 当反相器链级数从2 增加剑1 4 ，则延迟标准方著与均值的比值降低了约7 0 。冈此逻辑链路级数可以减小 l ：艺局部火配的影响。 图1 1 7 比较了反相器链的输出延迟受i ：艺全局火配利局部火配的影响。仿真条1 1 ：反相器采川f 0 4 方法设计，输出负载为最小品体管等效电容的5 0 倍，反相器链级数为6 。 由剀1 7 可得，l ：艺全局火配导致反相器链延迟变化的标准方筹为2 5 1p s ，局部火配导致反相器链延 迟变化的标准方筹为3 3 1p s 。冈此较人级数的逻辑链路延迟变化受j ：艺全局火配影响更人