用数字逻辑电路设计产生各种数字信号.doc_第1页
用数字逻辑电路设计产生各种数字信号.doc_第2页
用数字逻辑电路设计产生各种数字信号.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

用数字逻辑电路设计产生各种数字信号1、 实验目的1、 熟悉了解数字逻辑电路的应用2、 数字逻辑电路的基本设计方法二、技术要求 1、用数字逻辑组合电路进行设计按要求输出； 2、晶振时钟采用 4.096MHz； 3、要求输出的波形有：2.048MHz 时钟，方波 512KHz 256KHz 128KHz 64KHz 时钟，方波 32KHz 时钟 16KHz 时钟 8KHz 时钟 2KHz 方波 2KHz 伪随机序列码 32KHz 伪随机序列码 8 KHz 的窄脉冲同步信号，脉宽同 128KHz； 4、 输出的波形要求没有毛刺和抖动，波形稳定效果好。3、 设计思路 7位伪随机码发生器： 在实验一中，我们已经完成了15位32KHz的伪随机码仿真电路，它是由4个D触发器实现一个码元一个码元的延时。每个触发器都有两种可能的输出，最后一个输出又和第一个的输入一致，4个触发器自然就能产生24-1位的伪随机码。 而课题要求我们设计7位伪随机码，同理要用到log2(7+1)=3个触发器。15位伪随机码产生电路绝对码到相对码变换器：相对码是根据绝对码是否发生变化而决定是“0”还是“1”的。所以可以采用D触发器的延时特性来实现信号自身和前一时刻的比较将7位伪随机码输入到再一个D触发器进行一个码元的延时，再同自身进行异或，就能得到相对码。四、实验内容设计7位
人人文库> 全部分类> 生活休闲 > 文化艺术

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论