实验三加法器功能测试及设计.doc_第1页
实验三加法器功能测试及设计.doc_第2页
实验三加法器功能测试及设计.doc_第3页
实验三加法器功能测试及设计.doc_第4页
实验三加法器功能测试及设计.doc_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验3 加法器功能测试及设计 专业：2011级通信 学号：2010112058 姓名：李唐一.实验目的1.掌握全加器的工作原理，逻辑功能及应用。2.了解多种加法器型号的选择及功能。二.实验仪器设备与主要器件。 试验箱一个；双踪示波器一个；稳压电源一台。1 四台二进制超前进位加法器74LS283,74HC283;中国音响类四位超前进位全加器CD408;74LS00;74LS408;74LS32。三实验原理 全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中运算单元电路。一位加法器有三个输入端，被加数，加数及低一位想本位的进位，有两个输出端，即相加的和以及向高一位的进位输出。全加器的真值表如2-3-1所示。 加法器在数据通路的应用中非常广泛，在各种电路中也有着广泛的应用。四实验内容（1）全加器真值表，验证74LS283的逻辑功能；观察实验现象分析用4位全加器完成一位全加器或两位，三位全加器相加时电路应如何链接？进位输出的位置是否在C0处显示，将结果填入表中；全加器位数 输入进位与加数 被加数 和与输出进位CiA3A2A1A0B3B2B1B0S3S2S1S0C0100001000100100210010001001010300011010110000411100011000111411001011100011仿真图（2）设计电路，完成一位全加器的十进制数的运算，实现2+3=？，4+6=？，7+9=?并用数码管显示结果。画出完整的电路图并记录数据： 数据记录表加数二进制码被加数二进制码二进制和十进制和进位00100011010150010001101010100011110010000161仿真图(3)按图链接B/BCD码转换电路，将试验结果填入自拟表中，分析数据是否符合要求。然后按图2-3-6链接BCD加法电路，用数码管显示结果，观察是否符合要求；自拟表（B/BCD码转换电路） 输入 输出 进位A3A2A1A0S3S2S1S0C0000000000000100010001000100001100110010001000010101010011001100011101110100011100100111110101000001101100011110000101110100111111001001111101001仿真图结果符合要求仿真图（BCD加法电路）结果与表2-3-2内容相符（4）设计一个将BCD码的8421码转换成余3码的电路，写出真值表即表达式，画出电路图。调试电路，观察输入与输出是否符合要求？真值表X（8421码） Y （余3码）0000001100010100001001010011011001000111
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论