计算机组成原理完成版.doc

1.冯。诺依曼体系结构。冯诺依曼体系结构的要点是：数字计算机的数制采用二进制，计算机分成运算器、控制器、存储器、输入设备、输出设备五部分，存储器固定字长，线性存储。计算机应该按照程序顺序执行指令，由操作码和地址组成通过执行指令直接发出控制信号控制计算机的操作，以运算器为中心，I/O设备与存储器间的数据传送都要经过运算器2.存储元、存储单元、存储体。存储元：存储器的最小存储单元，它的作用是用来存放一位二进制代码0或1。存储单元：一般以8位二进制作为一个存储单元，也就是一个字节。存储体是能够寄存二进制信息的基本存储单元的集合3.微程序控制器微程序控制器由指令寄存器IR、程序计数器PC、程序状态字寄存器PSW、时序系统、控制存储器CM、微指令寄存器以及微地址寄存器等部件组成.微程序的基本思想，就是仿照通常的解题程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里当机器运行时，一条又一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作 .4.4.什么是指令周期？指令周期又分为哪几个的周期？指令周期是指取出一条指令并执行这一条指令所需要的时间。可以分为取指令周期和执行指令周期。5.指令系统答：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。不同计算机的指令系统包含的指令种类和数目也不同。一般均包含算术运算型、逻辑运算型、数据传送型、判定和控制型、输入和输出型等指令。指令系统是表征一台计算机性能的重要因素，它的格式与功能不仅直接影响到机器的硬件结构，而且也直接影响到系统软件，影响到机器的适用范围。6.运算器及其组成结构。运算器由：算术逻辑单元（ALU）、累加器、状态寄存器、通用寄存器组等组成。算术逻辑运算单元（ALU）的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。与Control Unit共同组成了CPU的核心部分。运算器包括寄存器、执行部件和控制电路3个部分7.为什么采用双符号位？采用双符号位正数和负数的双符号各为什么？答：计算机运算溢出检测机制，采用双符号位，00表示正号，11表示负号。如果进位将会导致符号位不一致，从而检测出溢出。结果的符号位为01时，称为上溢；为10时，称为下溢。二填空题。1计算机软件一般分为两大类：一类叫系统软件，另一类叫应用软件，操作系统属于系统软件类。2主存与cache的地址映像有直接映像、全相连映像、组相连映像三种方式。3Cache的控制部分判断出要访问的数据在Cache中，称访问cache命中。4磁盘存储器的存储容量技术指标可分为存储容量 和 存取时间580486CPU采用指令长度不固定的指令系统，称不定长操作码指令系统6指令的执行方式有顺序、重叠和流水线。78位二进制补码所能表示的十进制整数范围是（-128127）。8计算机通常使用地址码来指定指令的地址。9计算机内部总线可分为数据总线、控制总线和地址总线。10从总线上看，计算机可分为单总线结构、双总线结构和三总线结构。12磁盘存储器的存储密度技术指标包括存储周期、和存储器带宽。13PDP11对R0R5寄存器操作数的寻址方式有寄存器寻址和存储器寻址。14CPU时序电路分为主状态周期、节拍电位和节拍脉冲三级。15数控机床是计算机在过程控制方面的应用。16若用规格为256*4位的存储器芯片，组成一个16K*8位的存储体，则需要4096片芯片，分64个组，芯片内部地址译码线8位，芯片片选地址。三.选择题1.程序计数器的作用是（B）A、控制指令的顺序 B、装着按顺序执行的下一条指令的地址C、实现基址与偏移量的相加 D、在中断出现时保存当前指令2、（C）不属于有权编码A、8421码 B、 2421码 C、余3码 D、16进制编码3、Intel8088指令的执行方式采用(C)A、顺序 B、重叠 C、流水 D、超标量4、存储器（B）需要定时刷新、Sram B、dram C、Rom D、eprom5、2716存储器采用（D）单地址 单地址8位 双地址 双地址8位6、（B）是操作数不在内存中的8086cpu的寻址方式立即寻址 寄存器寻址 相对寻址 变址寻址7取指周期属于（C）指令周期 状态周期 机器周期 时钟周期9下列关于运算器的叙述中正确的是（D）A、只做算术运算，不做逻辑运算 B、只做加法C、能暂时存放运算结果 既做算术运算，也做逻辑运算10虚拟存储器的作用是（D）A、提高cpu的运行速度 C、提高存储器的访问速度C、扩大cpu的寻址范围 D、扩大存储器的有效范围11程序计数器PC的作用是（B）A、控制指令的顺序 B、装着按顺序执行的下一条指令的地址C、现基址与偏移量的相加 D、在中断出现时保存当前指令12至今为止，计算机中的所有信息仍以二进制表示，其原因是（C）A、节约元件 B、运算速度快 C、物理器件性能决定 D、信息处理方便13 储存器-（B）需要定时刷新A SRAM B.DRAM C.ROM D.EPROM 14、6116存储器采用（D）A、单地址 B、单地址8位 C、双地址 D、双地址8位15 若浮点数尾数用补码表示，则判断运算结果是否为规格化表示的方法为（C）A、阶符与数符相同为规格化表示 B、阶符与数符相异为规格化表示C、数符与尾数小数点后第一位数字相异为规格化表示D、数符与尾数小数点后第一位数字相同为规格化表示16.CPU周期又称（C）A、指令周期 B、状态周期 C、机器周期 D、时钟周期17.字长16位，用定点补码小数表示时，一个字所能表示的范围是（D）A、0-（1-2） B、-（1-2）-（1-2） C、-1-+1 D、-1-（1-2）18 （B）是操作数不在内存中的8086CPU的寻址方式A 立即寻址 B 寄存器寻址 C 相对寻址 D 变址寻址19、Intel公司的80486CPU采用（D）控制器A、组合逻辑 B、PLA C、PAL D、微程序20 （D）属于有权编码A BCD码 B ASC码 C GB2312 D.16进制编码三、判断题1微程序控制器采用存储逻辑，完全不用译码电路。错2虚拟存储器的作用是为了提高CPU同主存叫唤数据的速度。 错。虚拟存储器的作用是缓解电脑内存不足。3奇偶校验不仅可以数据检错，同时还可数据纠错。 错，奇偶校验只能数据检错，不能数据纠错。4存储器位扩充的方法是：多个存储器新片的数据线分别连在系统数据总线的不同位上；读写控制线和片内地址线并联在系统的读写控制线和低位控制线上，片选信号线分别连载系统地址译码器不同的输出位上。 错 5Intel 80486 CPU采用组合逻辑控制器。错6固件就是由各种触发器、门电路组成的硬件。 错。固件不仅包括硬件，还包括软件。7字节包含着若干个位，是运算器一次可处理的二进制位数。 错。运算器一次可处理的二进制位数称为字。8海明码不仅可以数据检错，同时还可数据纠错。 对 10组合逻辑控制器的执行顺序的控制有记数器法和下址字段法。对五简答计算题。1已知x和y，用变形补码计算x+y，同时指出是否溢出。（1）x=0.11011y=0.00011 （2）x=0.11011 y=-0.101012请说明指令周期、机器周期、时钟周期之间的关系。 指令周期：取出并执行一条指令的时间。 机器周期：通常用内存中读取一个指令字的最短时间来规定CPU周期。(也就是计算机完成一个基本操作所花费的时间) 时钟周期：处理操作的最基本单位。(CPU的主频) 指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。3简述CPU的主要功能。CPU的主要功能包括：（1）指令控制：保证机器按顺序执行程序，是CPU的首要任务。（2）操作控制：管理并产生由内存取出的每条指令的操作信号，把各种操作信号送到相 应的部件，从而控制这些部件按指令的要求进行动作。 （3）时间控制：对各种操作实施时间上的定时。 （4）数据加工：对数据进行算术运算和逻辑运算处理，是CPU的根本任务。六应用题。1.设某计算机采用直接映像cache，已知容量为4096B，若CPU依次从主存单元0，1，99和4096，4097，4195交替取指令，循环执行10次，问命中率为多少？答：由于出现最严重的块冲突，命中率为0；2计算机字长16位，有8个通用寄存器，8种寻址方式，操作数只能存在寄存器中，指令中操作数地址码由寻址方式字段和寄存器字段组成，若双操作数指令有K条，五操作数指令有L条，问单操作数指令最多有几条？（24-X）*26-L/(26)3计算机字长16位，运算器16位，有16个通用寄存器，8种寻址方式，主存128KW，指令中操作数地址码由寻址方式字段和寄存器字段组成，试问：（1）单操作数指令最多有多少条？（2）双操作数指令最多有多少条？（3）直接寻址的范围多大？（1）运算器为16位，24=16，占去4位，8种寻址方式，23=8，占去3位，16-4-3=9，那么操作码的长度为9，又因为是单字长指令，所以可表示的指令为29=512。（2）29*29=512*512=162144（3）128K4用2716（2K*8Bit）组成8K*8Bit的存储器，地址（0000H07FFH），R画出电路原理图。解：分析题目可知，由于两个存储器的位数一样，所以不需要进行位扩充只需进行字扩充，所以需要2716芯片的数目如下：8k/2k=4片，地址线编号从A0-A15，地址线设计如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0片号地址变化范围00000000-01110000-11110000-111110000H-07FFH00001000-11110000-11110000-111120800H-0FFFH00010000-01110000-11110000-111131000H-17FFH00011000-11110000-11110000-111141800H-1FFFH由表可知A12和A11的变化刚好可以作为译码器的输入端来对芯片的选通进行控制，而A15A14A13刚好可以作为译码器的使能端，由此可以做出芯片扩充的逻辑图为：七设计题。1某系统地址总线16位，数据总线8位，有存储器读信号memr和存储器写信号memw，低电平有效。先用6116芯片构成地址从1800H开始连续的8K的存储器，画出该存储器的逻辑框图。2某计算机内部结构如下图，试完成下列问题：（1）标注该计算机系统的微控信号（命令）。（2）对标注的微控信号进行分段。（3）描述ADD（R0）、R1指令的微控信号时序。解：1通过上面这道题，可以得到这道题的解法.6116芯片为2k*8bit。要扩充为8k*8bit，所以，A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0片号地址变化范围00010100-11110000-11110000-111111800H-1FFFH00100000-01110000-11110000-111122000H-27FFH00100100-11110000-11110000-111132800H-2FFFH00110000-01110000-11110000-111143000H-37FFH分析题目可知选A13A12A11A10作为译码器的输入端来控制片选端的选通，设计逻辑图如下，2. 解：（1）分析题目可知，该cpu共有3个微控信号，分别是，bus-IR，bus-R0bus-R7,bus-DR1,bus-DR2,bus-PC,bus-MAR,bus-MDR,R0-busR7-bus,PC-bus,MDR-bus,MAR-AB,AB-MM,CB-MM,DB-MM,DB-MDR还有控制的s0s1s2s3MCN，(2)若分段可分为控制字段、判别测试字段、下地址字段。上述信号可分为控制字段。（3