电子技术选择简答自测题11.doc

模拟部分自测题1一、选择题：（每小题2分，共20分）1、单极型半导体器件是（C）。A、二极管； B、双极型三极管； C、场效应管； D、稳压管。2、P型半导体是在本征半导体中加入微量的（A）元素构成的。A、三价； B、四价； C、五价； D、六价。3、稳压二极管的正常工作状态是（C）。A、导通状态； B、截止状态； C、反向击穿状态； D、任意状态。4、用万用表检测某二极管时，发现其正、反电阻均约等于1K，说明该二极管（C）。A、已经击穿； B、完好状态； C、内部老化不通； D、无法判断。5、PN结两端加正向电压时，其正向电流是（A）而成。A、多子扩散； B、少子扩散； C、少子漂移； D、多子漂移。6、测得NPN型三极管上各电极对地电位分别为VE2.1V，VB2.8V，VC4.4V，说明此三极管处在（A）。A、放大区； B、饱和区； C、截止区； D、反向击穿区。7、绝缘栅型场效应管的输入电流（C）。A、较大； B、较小； C、为零； D、无法判断。8、正弦电流经过二极管整流后的波形为（C）。A、矩形方波； B、等腰三角波； C、正弦半波； D、仍为正弦波。9、三极管超过（C）所示极限参数时，必定被损坏。A、集电极最大允许电流ICM； B、集射极间反向击穿电压U（BR）CEO；C、集电极最大允许耗散功率PCM； D、管子的电流放大倍数。10、若使三极管具有电流放大能力，必须满足的外部条件是（C）A、发射结正偏、集电结正偏； B、发射结反偏、集电结反偏；C、发射结正偏、集电结反偏； D、发射结反偏、集电结正偏。二、简述题：（每小题4分，共28分）1、N型半导体中的多子是带负电的自由电子载流子，P型半导体中的多子是带正电的空穴载流子，因此说N型半导体带负电，P型半导体带正电。上述说法对吗？为什么？答：这种说法是错误的。因为，晶体在掺入杂质后，只是共价键上多出了电子或少了电子，从而获得了N型半导体或P型半导体，但整块晶体中既没有失电子也没有得电子，所以仍呈电中性。2、某人用测电位的方法测出晶体管三个管脚的对地电位分别为管脚12V、管脚3V、管脚3.7V，试判断管子的类型以及各管脚所属电极。答：管脚和管脚电压相差0.7V，显然一个硅管，是基极，一个是发射极，而管脚比管脚和的电位都高，所以一定是一个NPN型硅管。再根据管子在放大时的原则可判断出管脚是发射极，管脚是基极，管脚是集电极。3、图6-23所示电路中，已知E=5V，V，二极管为理想元件（即认为正向导通时电阻R=0，反向阻断时电阻R=），试画出u0的波形。u/Vt0uiu0105图6-23答：分析：根据电路可知，当uiE时，二极管导通u0=ui，当uiE时，二极管截止时，u0=E。所以u0的波形图如下图所示：4、半导体和金属导体的导电机理有什么不同？单极型和双极型晶体管的导电情况又有何不同？答：金属导体中只有自由电子一种载流子参与导电，而半导体中则存在空穴载流子和自由电子两种载流子，它们同时参与导电，这就是金属导体和半导体导电机理上的本质不同点。单极型晶体管内部只有多数载流子参与导电，因此和双极型晶体管中同时有两种载流子参与导电也是不同的。图6-245、图6-24所示电路中，硅稳压管DZ1的稳定电压为8V，DZ2的稳定电压为6V，正向压降均为0.7V，求各电路的输出电压U0。答：（a）图：两稳压管串联，总稳压值为14V，所以U0=14V；（b）图：两稳压管并联，输出电压按小值计，因此U0=6V；（c）图：两稳压管反向串联，U0=8.7V；（d）图：两稳压管反向并联，可认为DZ1截止不通，则U0=0.7V。6、半导体二极管由一个PN结构成，三极管则由两个PN结构成，那么，能否将两个二极管背靠背地连接在一起构成一个三极管？如不能，说说为什么？答：将两个二极管背靠背地连接在一起是不能构成一个三极管的。因为，两个背靠背的二极管，其基区太厚，不符合构成三极管基区很薄的内部条件，即使是发射区向基区发射电子，到基区后也都会被基区中大量的空穴复合掉，根本不可能有载流子继续向集电区扩散，所以这样的“三极管”是不会有电流放大作用的。7、如果把三极管的集电极和发射极对调使用？三极管会损坏吗？为什么？答：集电极和发射极对调使用，三极管不会损坏，但是其电流放大倍数大大降低。因为集电极和发射极的杂技浓度差异很大，且结面积也不同。自测题2一、选择题：（每小题2分，共20分）1、基本放大电路中，经过晶体管的信号有（C）。A、直流成分； B、交流成分； C、交直流成分均有。2、基本放大电路中的主要放大对象是（B）。A、直流信号； B、交流信号； C、交直流信号均有。3、分压式偏置的共发射极放大电路中，若VB点电位过高，电路易出现（B）。A、截止失真； B、饱和失真； C、晶体管被烧损。4、共发射极放大电路的反馈元件是（B）。A、电阻RB； B、电阻RE； C、电阻RC。5、功放首先考虑的问题是（A）。A、管子的工作效率； B、不失真问题； C、管子的极限参数。6、电压放大电路首先需要考虑的技术指标是（A）。A、放大电路的电压增益； B、不失真问题； C、管子的工作效率。7、射极输出器的输出电阻小，说明该电路的（A）A、带负载能力强； B、带负载能力差； C、减轻前级或信号源负荷。8、功放电路易出现的失真现象是（C）。A、饱和失真； B、截止失真； C、交越失真。9、基极电流iB的数值较大时，易引起静态工作点Q接近（B）。A、截止区； B、饱和区； C、死区。10、射极输出器是典型的（C）。A、电流串联负反馈； B、电压并联负反馈； C、电压串联负反馈。二、简答题：（共23分）1、共发射极放大器中集电极电阻RC起的作用是什么？（3分）答：RC起的作用是把晶体管的电流放大转换成放大器的电压放大。2、放大电路中为何设立静态工作点？静态工作点的高、低对电路有何影响？（4分）答：设立静态工作点的目的是使放大信号能全部通过放大器。Q点过高易使传输信号部分进入饱和区；Q点过低易使传输信号部分进入截止区，其结果都是信号发生失真。3、指出图7-21所示各放大电路能否正常工作，如不能，请校正并加以说明。（8分）图7-21 检测题7-4-3电路图RB2RCC1C2 TVCC（c）RB2RCC1C2 TVCC（d）RB1RB1RECERB2RCC1C2 TVCC（a）RB2RB1C1C2 VCC（b）答：（a）图缺少基极分压电阻RB1，造成VB=UCC太高而使信号进入饱和区发生失真，另外还缺少RE、CE负反馈环节，当温度发生变化时，易使放大信号产生失真；（b）图缺少集电极电阻RC，无法起电压放大作用，同时少RE、CE负反馈环节；（c）图中C1、C2的极性反了，不能正常隔直通交，而且也缺少RE、CE负反馈环节；（d）图的管子是PNP型，而电路则是按NPN型管子设置的，所以，只要把管子调换成NPN型管子即可。4、说一说零点漂移现象是如何形成的？哪一种电路能够有效地抑制零漂？（4分）答：直接耦合的多级放大电路，当输入信号为零时，输出信号电压并不为零的现象称为零点漂移。晶体管参数受温度的影响是产生零漂的根本和直接原因。采用差动放大电路可以有效地解决零漂问题。5、为削除交越失真，通常要给功放管加上适当的正向偏置电压，使基极存在的微小的正向偏流，让功放管处于微导通状态，从而消除交越失真。那么，这一正向偏置电压是否越大越好呢？为什么？（4分）答：这一正向电压较小，仅使两个管子都工作在微导通状态即可。因为，交越失真实际上是两个功放管都存在正向死区电压造成的，消除交越失真，实际上就是解决死区电压的问题。如果这一正向偏置电压大于死区电压较多，势必造成两个功放管不能正常工作。自测题3一、选择题：（每小题2分，共20分）1、理想运放的开环放大倍数Au0为（A），输入电阻为（A），输出电阻为（B）。A、； B、0； C、不定。2、国产集成运放有三种封闭形式，目前国内应用最多的是（C）。A、扁平式； B、圆壳式； C、双列直插式。3、由运放组成的电路中，工作在非线性状态的电路是（C）。A、反相放大器； B、差分放大器； C、电压比较器。4、理想运放的两个重要结论是（B）。A、虚短与虚地； B、虚断与虚短； C、断路与短路。5、集成运放一般分为两个工作区，它们分别是（B）。A、正反馈与负反馈； B、线性与非线性； C、虚断和虚短。6、（B）输入比例运算电路的反相输入端为虚地点。A、同相； B、反相； C、双端。7、集成运放的线性应用存在（C）现象，非线性应用存在（B）现象。A、虚地； B、虚断； C、虚断和虚短。8、各种电压比较器的输出状态只有（B）。A、一种； B、两种； C、三种。9、基本积分电路中的电容器接在电路的（C）。A、反相输入端； B、同相输入端； C、反相端与输出端之间。10、分析集成运放的非线性应用电路时，不能使用的概念是（B）。A、虚地； B、虚短； C、虚断。二、问题：（共20分）1、集成运放一般由哪几部分组成？各部分的作用如何？（4分）答：集成运放一般由输入级、输出级和中间级及偏置电路组成。输入级一般采用差动放大电路，以使运放具有较高的输入电阻及很强的抑制零漂的能力，输入级也是决定运放性能好坏的关键环节；中间级为获得运放的高开环电压放大倍数（103107），一般采用多级共发射极直接耦合放大电路；输出级为了具有较低的输出电阻和较强的带负载能力，并能提供足够大的输出电压和输出电流，常采用互补对称的射极输出器组成；为了向上述三个环节提供合适而又稳定的偏置电流，一般由各种晶体管恒流源电路构成偏置电路满足此要求。2、何谓“虚地”？何谓“虚短”？在什么输入方式下才有“虚地”？若把“虚地”真正接“地”，集成运放能否正常工作？（4分）答：电路中某点并未真正接“地”，但电位与“地”点相同，称为“虚地”；电路中两点电位相同，并没有真正用短接线相连，称为“虚短”，若把“虚地”真正接“地”，如反相比例运放，把反相端也接地时，就不会有ii=if成立，反相比例运算电路也就无法正常工作。3、集成运放的理想化条件主要有哪些？（3分）答：集成运放的理想化条件有四条：开环差模电压放大倍数AU0=；差模输入电阻rid=；开环输出电阻r0=0；共模抑制比KCMR=。4、在输入电压从足够低逐渐增大到足够高的过程中，单门限电压比较器和滞回比较器的输出电压各变化几次？（3分）答：在输入电压从足够低逐渐增大至足够高的过程中，单门限电压比较器和滞回比较器的输出电压均只跃变一次。5、集成运放的反相输入端为虚地时，同相端所接的电阻起什么作用？（3分）答：同相端所接电阻起平衡作用。1MU010V图3-17 检测题5.2电路图RxV6、应用集成运放芯片连成各种运算电路时，为什么首先要对电路进行调零？（3分）答：调零是为了抑制零漂，使运算更准确。数字部分自测题一一、选择题（每小题2分，共20分）1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（B）。A、逻辑加 B、逻辑乘 C、逻辑非2、十进制数100对应的二进制数为（C）。A、1011110 B、1100010 C、1100100 D、110001003、和逻辑式表示不同逻辑关系的逻辑式是（B）。A、 B、 C、 D、4、八输入端的编码器按二进制数编码时，输出端的个数是（B）。A、2个 B、3个 C、4个 D、8个5、四输入的译码器，其输出端最多为（D）。A、4个 B、8个 C、10个 D、16个6、当74LS148的输入端按顺序输入11011101时，输出为（B）。A、101 B、010 C、001 D、1107、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（D）。A、与非门 B、或门 C、或非门 D、异或门8、多余输入端可以悬空使用的门是（B）。A、与门 B、TTL与非门 C、CMOS与非门 D、或非门9、数字电路中机器识别和常用的数制是（A）。A、二进制 B、八进制 C、十进制 D、十六进制10、能驱动七段数码管显示的译码器是（A）。A、74LS48 B、74LS138 C、74LS148 D、TS547二、简述题（共8分）1、组合逻辑电路有何特点？分析组合逻辑电路的目的是什么？简述分析步骤。（4分）答：组合逻辑电路的特点是输出仅取决于输入的现态。分析组合逻辑电路的目的是找出已知组合逻辑电路的功能，分析的步骤为四步：根据已知逻辑电路图用逐级递推法写出对应的逻辑函数表达式；用公式法或卡诺图法对的写出的逻辑函数式进行化简，得到最简逻辑表达式；根据最简逻辑表达式，列出相应的逻辑电路真值表；根据真值表找出电路可实现的逻辑功能并加以说明，以理解电路的作用。2、何谓编码？何谓译码？二进制编码和二十进制编码有何不同？（4分）uAtuBt图9-42答：编码就是把人们熟悉的特定信息编成机器识别的二进制代码的过程；译码则是编码的逆过程，就是把机器识别的二进制代码还原成人们识别的特定信息。二十进制编码则每四位二进制数对应一个十进制数，其中具有无效码；而二进制编码则不具有无效码。自测题2一、选择题（每小题2分，共20分）1、描述时序逻辑电路功能的两个必不可少的重要方程式是（B）。A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和特性方程 D、驱动方程和输出方程2、由与非门组成的基本RS触发器不允许输入的变量组合为（A）。A、00 B、01 C、10 D、113、按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（A）计数器。A、同步和异步 B、加计数和减计数 C、二进制和十进制4、按计数器的进位制或循环模数分类，计数器可为（C）计数器。A、同步和异步 B、加计数、减计数 C、二进制、十进制或任意进制5、四位移位寄存器构成扭环形计数器是（A）计数器。A、四进制 B、八进制 C、十六进制6、存在空翻问题的触发器是（B）A、D触发器 B、钟控RS触发器C、主从JK触发器 D、维持阻塞D触发器 7、利用中规模集成计数器构成任意进制计数器的方法是（B）A、复位法 B、预置数法 C、级联复位法8、不产生多余状态的计数器是（A）。A、同步预置数计数器 B、异步预置数计数器 C、复位法构成的计数器9、数码可以并行输入、并行输出的寄存器有（C）A、移位寄存器 B、数码寄存器 C、二者皆有10、改变555定时电路的电压控制端CO的电压值，可改变（C）A、555定时电路的高、低输出电平 B、开关放电管的开关电平C、比较器的阈值电压 D、置“0”端的电平值二、简述题（共10分）1、时序逻辑电路和组合逻辑电路的区别有哪些？（2分）答：主要区别有两点：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。2、何谓“空翻”现象？抑制“空翻”可采取什么措施？（3分）答：在一个时钟脉冲为“1”期间，触发器的输出随输入发生多次变化的现象称为“空翻”。空翻造成触发器工作的不可靠，为抑制空翻，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。3、试述时序逻辑电路的分析步骤。（3分）答：时序逻辑电路的分析步骤一般有如下几点：确定时序逻辑电路的类型。根据电路中各位触发器是否共用一个时钟脉冲CP触发电路，判断电路是同步时序逻辑电路还是异步时序逻辑电路。若电路中各位触发器共用一个时钟脉冲CP触发，为同步时序逻辑电路；若各位触发器的CP脉冲端子不同，就为异步时序逻辑电路；根据时序逻辑电路除CP端子外是否还有输入信号判断电路是米莱型还是莫尔型，如有其它输入信号端子时，为米莱型时序逻辑电路，否则为莫尔型时序逻辑电路。根据已知时序逻辑电路，分别写出相应的驱动方程、次态方程、输出方程（注：莫尔型时序逻辑电路没有输出方程），当所分析电路属于异步时序逻辑电路，还需要写出各位触发器的时钟方程。根据次态方程、时钟方程或输出方程，填写状态转换真值表或状态转换图。根据分析结果和转换真值表（或状态转换图），得出时序逻辑电路的逻辑功能。4、试述米莱型时序逻辑电路和莫尔型时序逻辑电路的最大区别有哪些？（2分）答：米莱型时序逻辑电路和莫尔型时序逻辑电路的最大区别就是米