南理工eda2实验报告 蒋立平评A.doc

南京理工大学 EDA实验设计 孙砺 1004210240南京理工大学EDA实验设计学号：1004210240姓名：孙砺院系：电光院专业：电子信息工程题目：多功能数字钟指导老师：姜萍2012年12月12号目录摘要- 3关键字- 3正文 - 4一.设计要求 - 4二.方案论证 - 4三.各子模块设计原理 - 41.脉冲发生器 - 52.计时电路 - 73.校时较分电路 - -94.显示电路 -95报时电路 -11四.调试 - -13五.仿真 - - 13六.编程下载 - 13结论 - 13致谢 - - 14参考文献 - 15摘要 在QuartusII开发系统中用可编辑逻辑器件完成数字钟的EDA设计，基本功能为：计数、校分、报时、保持，扩展功能为：秒表、音乐、跑马灯。Altera的QuartusII软件是第一个支持基于知识产权系统设计的软件，它包括完整自动的系统定义和实施，不需要底层的硬件描述语言或原理图。可以利用这种特性在几分钟内将构想变成正常运行的系统。此次实验采用自底向上的方法，自底向上法是根据系统功能要求，从具体的器件、逻辑部件或者相似的系统开始，凭借设计者熟练地设计技巧和丰富的经验通过对其进行相互连接、修改和扩大，构成所要求的系统。原理图设计完毕，进行仿真设计，硬件测试：确定引脚编号，引脚锁定，编程下载，在实验板上观察实验结果。关键词 QuartusII 数字钟 自底向上Abstract In quartusii development system used to edit logic devices to finish the design of eda figures,Basic functions for ：Counting,the school, the signal, and extended in ： stopwatches, and music, ranled.Altera quartusii of the software is based on the first to support in_ tellectual property system design of software, it includes a complete definition and implementation of automated systems do not need the h_ ardware describe language or principle. using this feature in a few m inutes to the normal operation of the concept of the system.The expe_ riment with bottom-up approach, since the end of the law is based on the system of functional requirements, specific logical device,compo_ nent or similar system, beginning with designers in the design skills and rich experience on their mutual connection, modify and expanding to the required system.Diagrammatic layout design finished,simulatio_ ns, and test hardware design ： determine the number, at the foot and programming download, on board at the experimental results.Keywords QuartusII digital clock bottom-up 正文一.设计要求 利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中1.基本要求1.能进行正常的时、分、秒计时功能；2.分别由六个数码管显示时分秒的计时；3.K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4.K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；5.K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6.K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校分）；2.提高要求1.使时钟具有整点报时功能（当时钟计到5953”时开始报时，在5953”, 5955”,5957” 时报时频率为512Hz, 5959”时报时频率为1KHz, ）；2.闹表设定功能；3.自己添加其他功能；二.方案论证实验采用EAD自顶向下的设计方法，将电路分解为各个模块逐个实现再组装成完整电路。多功能数字钟实验中设计分为脉冲发生电路、计时电路、清零校分电路、译码显示电路和报时电路等几个子系统。整体组装电路的基本框架如图1所示。电路的核心部分是计时电路，整个电路由脉冲发生电路提供时钟和驱动脉冲。时钟脉冲控制计时电路，计时电路根据脉冲正常计数并通过译码显示电路将时间显示。校分和清零电路主要控制计时电路内部结构管脚来达到其功能。报时电路是利用计时电路在预置报时点的码值和脉冲发生器输出的报时频率进行设计报时的。 计时器整体框图3. 各子模块设计原理1.脉冲发生器主要功能为将48MHZ分频，以产生所需频率的脉冲。因为实验室电路提供的源频率为48MHZ，而根据我的数字钟设计实验要求需产生1HZ、500KHZ和1KHZ的脉冲频率，所以需要设计分频电路来达到实验的要求。该电路设计原理是采用74161模16计数器实现2分频、48分频、1000分频的分电路，再组合构成脉冲发生器。 实验原理图如下：a. 二分频设计电路及波形，利用7474D触发器进行二分频b.48分频电路和波形，74161为模16的计数器，roc为进位信号，所以当两个74161成00100000时时钟输入第三十二个脉冲输出端ldn输出脉冲成上升沿，00101111时再来第四十八个脉冲时清零c.1000分频电路和波形，74161为模16的计数器，LDN为清零信号，所以当三个74161串联成二进制0011，1110，0111时即十进制1000时利用与非进行清零，输出信号q10在每个周期内出现一次高电平总分频电路和波形，48MHZ信号经48分频、1000分频得到1KHZ频率，在经1000分频得到1HZ频率。1000HZ再经过2分频获得500HZ的频率，在以后的报时电路用到.2.计时电路在此，我选用了74160模10计数器设计一个模为24的计数器、两个模为60的计数器，来实现分和秒的计数，且三者基本原理相同，我在设计时采用反馈置数法在59和23时反馈一个信号到置数端。前一个74160的四位输出为低位输出，后一个74160的输出作为高位输出。实验中将置数端信号作为进位信号。秒计数器为分计数器提供计数脉冲信号，分计数器为时计数器提供脉冲信号，秒位在1HZ时钟脉冲作用下0-59计数，在秒计数器的置数端信号由0变为1时分计时器得到一个脉冲，同理分计时器置数端信号由0变为1时时计器得到一个脉冲。另外，模块设有清零端和保持端。清零端由计数器的K0端控制，保持端由计数器的KEEP端控制。a. 秒位计数电路，用两个模10的计数器74160，由秒个位产生高电平开启秒十位计数器，当到59秒时进行清零，并产生仅为信号MJW给分十位。b.分位计数电路，用两个模10的计数器74160，由秒十位产生的进位信号MJW1平开启分个位计数器，当到59分59秒时进行清零。同时产生十个位的进位信号HJW。c.时位计数电路工作原理：原理同分秒计数电路，不过清零是在23时59分59秒时进行清零。3.校时、校分电路在我的电路中，采用1HZ脉冲进行数字钟的校时和校分功能，因为两部分在设计中具有相同工作原理，所以可以选择一个模块。计时器的计时脉冲有两不同的来源，一个是进位信号，还有一个是校分、校时信号（选用1Hz的脉冲），根据校分开关和校时开关的不同状态决定送入分计数器的脉冲来源，将输出作为计数器数字的时钟，以完成正常工作或校分、校时功能。开关为1时输入为1HZ，开关为0时输入为正常时钟脉冲。其中K1为较分开关，K2位较时开关。较分校时电路与仿真图4.显示电路a.显示电路由74161做摸6计数器设成。首先接到数据选择器74151，如下图：b.首先接到数据选择器74151，如下图：c.通过译码器74248来接到数码管上，这时来选择显示分秒时六位中的哪一位，如下图：d.再接到74138上选择一个管子亮，这样就每位数字对应一个数码管，轮流显示电路。所以，综上所述，总的显示电路为：5.报时电路根据实验要求，数字钟在59分53秒、59分55秒、59分57秒的报时鸣叫频率是512Hz，在59分59秒的报时鸣叫频率是1kHz，两种鸣叫信号通过一个或门来选择。报时所需的鸣叫信号由脉冲发生器产生。 由于是59分53秒、59分55秒、59分57，59分59秒时报时，那就首先通过MS3， MS1 ，MG4 ，MG1 ，来获得50分的信号M，再通过SS3 ，SS1获得50秒的信号 SS 再通过M 和SS 获得50分50秒的信号Y0 。由于3，5，7分别位0011，0101，0111，那么就通过SG3， SG2获得3，5，7的信号 A1 。9是1001，用SG4 ，SG1获得9的信号A2 。再分别输入500HZ和1000HZ的信号来驱动蜂鸣器。注：S表示秒， M表示分， H表示小时， 1表示第一位 2表示第二位等。综上所述，得到设计的总的电路为：四.调试将模块的原理图设计完成后，先检查有无明显错误，若无则进行编译，若编译成功，则可进行波形的功能仿真，如果仿真的结果和理论值相符，则可进行模块的封装；否则，如果编译或仿真有错误，则根据提示信息检查并修改原电路的原理图，直至编译、仿真成功为止。五.编程下载1.分配管脚在打开的Quartus II 5.0窗口中，选择“Assignments-Pins”，在To栏中，输入各管脚名称，在Location下拉选择相应的管脚。2.安全设置选择“Assignments-Setting”，在Device&Pin Options中点击Unused Pins标签页，设置不用的管脚为三态。3.全程编译4.下载点击工具栏上的按钮，在Hardware Setup中点击Add Hardware按钮，选定OK，将Hardware Setup改为ByteBlasterLPT1。在Program/configure列下的复选框中打勾后，点击按钮，将电路下载至EDA实验系统的PLD器件中。下载结束后，实际操作，检查是否达到设计要求。5.功能检查实验总结1.实验过程中遇到的问题及解决问题的方法 1）在设计1Hz信号发生电路时，原理图正确，但是下载到实验板，灯闪的很 快，大约为2Hz。 解决方法：将信号再次二分频，下载到实验板，灯闪烁正常，后再次设计原 理图无需二分频就可得到1Hz。 2）在编程下载23时59分59秒时，数码管只有少数管脚亮，且杂乱无章。 解决方法：数码管是共阴极的，将原理图中的非门删去，重新编程下载后显 示正常。 3）下载到实验板，秒十位不显示。 解决方法：重新检查引脚分配，发现引脚分配不正确，将秒十位管脚重新设 置，编程下载，显示正常。2.实验的收获与感受通过这次实验我掌握了QuartusII软件的使用方法，掌握了自底向上的设计思想，用可编辑逻辑器件在规定的时间内完成了数字钟的EDA设计，实现了计数、校分、报时、保持等基本功能。该电路成功地完成了计时功能，并且在实验平台上显示了24小时时钟，能够设定闹铃，同时具有清零，保持，校时校分等功能，实现了多功能计时器的诸多功能。实验中用到动态显示，虽说设计电路要复杂了一点，但是这样节省了系统资源消耗。但是该实验在设计时也存在一些不足的地方，很明显的一点是在校时校分电路中，通过开关能够实现进位，但与此同时，各计数器本身也存在进位。这 样在校分校时的过程中就可能存在一些小的干扰，但在一般情况下并不受到什么影响。这次实验，让我对课堂上学过的理论知识又加深了理解，深切体会到所学理论知识的实用性。同时也锻炼了我的动手能力，初步掌握了Quartus的使用，激发