触发器的电路结构.ppt

第5章触发器 5 1触发器的电路结构与工作原理5 2触发器的功能5 3触发器的主要指标 概述 组合逻辑电路 逻辑运算和算术运算 时序逻辑电路 具有记忆功能 触发器 能够存储一位二进制码的逻辑电路 触发器的功能 具有两种状态 0或1 的电路 在任一时刻 触发器只处于一种稳定状态 当接到触发脉冲时 才由一种稳定状态翻转到另一稳定状态 它 一触即发 描述 功能表 特性方程 状态图 触发器的特点 触发器的分类 按功能分 着重掌握触发器的功能 信号输入与触发脉冲的时间关系 按结构分 有记忆功能的逻辑部件 输出状态不只与当前的输入有关 还与原来的输出状态有关 有R S触发器 D型触发器 JK触发器 T触发器 T 触发器等 有基本触发方式 同步触发器 主从触发方式 维持阻塞触发器和边沿触发方式 5 1触发器的电路结构与工作原理 反馈 5 1 1基本RS触发器 反馈 正是由于引入反馈 才使电路具有记忆功能 1 电路构成 加在输入端的小圆圈表示低电平或负脉冲有效 即仅当低电平或负脉冲作用于输入端时 触发器状态才能发生变化 低电平或负脉冲触发 特点 1 有两个输入端和两个输出端 且为交叉耦合方式 2 当处于稳态时 两输出端是互补的 Q 0 1 触发器处于0态Q 1 0 触发器处于1态 Q端状态 逻辑表达式 1 输入R 0 S 1时 若原状态 1 1 0 0 1 0 1 0 输出仍保持 若原状态 0 1 1 1 1 0 1 0 输出变为 置 0 2 工作原理 2 输入R 1 S 0时 若原状态 1 0 1 0 1 0 0 1 输出变为 若原状态 0 0 1 1 0 1 0 1 输出保持 置 1 2 工作原理 输入R 1 S 1时 若原状态 1 0 1 1 1 0 0 1 输出保持原状态 若原状态 1 1 0 1 1 0 输出保持原状态 保持 2 工作原理 输入R 0 S 0时 输出 全是1 注意 当R S同时由0变为1时 翻转快的门输出变为0 另一个不得翻转 因此 该状态为不定状态 避免出现 基本触发器的功能表 2 工作原理 或非门组成的基本RS触发器 输入 输出交叉连接构成置0 置1触发器 3 基本RS触发器的应用 例5 1 1用基本RS构成4位二进制数码寄存器 1 清零过程 CR LD均加低电平 清零 撤去CR 触发器状态不变 2 置数过程 LD加有效电平 D0 D3以反码加入S端 触发器状态与D0 D3一致 LD撤去 回低电平 RS均为1 不变状态 注 置数前必清零 0 1 0 1 例5 1 2 运用基本RS触发器 消除机械开关震动引起的脉冲 电压波形产生 毛刺 5 1 2同步RS触发器 各触发器在规定时刻同步翻转 CP脉冲控制 CP 0 RS不影响触发器状态 CP 1 RS信号送到基本RS输入端 触发器翻转 表达式 Q含义不同 R S 1时 触发器状态不定 特性方程 QSR 00011110 01 例5 1 3图示触发器 CP S R波形如图 原始状态Q 0 Q 1 画出Q3 Q4 Q Q波形 触发器翻转控制在一个时间间隔内 而不是控制在某一时刻 CP高电平时触发翻转 说明 同步RS触发器解决了定时控制的问题 但还有两个缺点 1 输入信号依然存在着约束条件 2 可能出现 空翻 现象空翻现象 概念 在一个时钟脉冲作用下 引起触发器的状态翻转两次或多次的现象 带来的问题 造成逻辑上的混乱 使电路无法正常工作 5 1 3主从触发器 主触发器 接受输入信号 其状态由输入信号决定 从触发器 其状态由主触发器决定 1 同步RS主从触发器 主 从触发器加互补时钟脉冲 CP 1时 主触发器翻转 G3 G4封锁 从触发器状态不变 CP 0 主触发器封锁 从触发器翻转 从触发器的翻转是在CP由1变0时刻 CP下降沿 发生的 1 由主从触发器组成 受互补时钟脉冲控制 2 只在时钟脉冲的跳变沿 负跳沿 触发翻转 3 脉冲工作特性 负跳沿触发 特点 主触发器 输入信号在CP正跳沿前加入 正跳后翻转 从 CP负跳沿使触发器翻转 高 低电平均应保持一定时间 达稳定状态 2 CMOS主从触发器 D触发器 主从触发器均由传输门 TG 和反相器 G 交叉连接构成双稳态电路 CP和CP为互补时钟脉冲 TP TN 问题 正跳沿触发 如 5 1 4边沿触发器 CP触发沿来到前一瞬间加入输入信号 1 维持 阻塞边沿触发器 D触发器 6个与非门组成 G1 G2构成基本RS触发器 预置SD SD 0 RD 1 置1 清零RD SD RD 清 工作 SD RD 1 工作过程 1 CP 0时 G3G4封锁 Q3 Q4 1状态不变 反馈信息打开G5G6 接收D 2 CP由0变1时 触发器翻转 G3G4打开Q3 Q5 D Q4 Q6 D 则Q Q4 D 3 触发器翻转后 在CP 1时输入信号被封锁 如Q3 0 Q 0 封锁G5 D a线 置0维持线 置1阻塞线 如Q4 0 Q 1 封锁G6 G3 D b 置1维持线 c 置0阻塞线 CP正跳沿前接收输入信号 正跳沿触发 正跳沿后被封锁 边沿触发器 Q5 D Q6 Q5 D 2 利用传输延迟的边沿触发器 负跳变触发的JK边沿触发器 逻辑图及逻辑符号 1 CP 0时 某一稳态 G3 G4 G12 G22被封锁 输出Q Q不变 与或非稳定 2 CP由0变1 不翻转 为接受输入做准备 设原态 Q 0 Q 1 影响输出 G12 G22 一级与门 先起作用 G4 G13 G3 G23 二级门 首先G22由0变1 仍Q 0 Q 0 G12 G13均为0Q 1 状态不变 但准备接收J K 3 CP由1变0 翻转 1时 设J 1 K 0 则Q3 0 Q4 1 G13G23输出均为0 0时 CP下降沿到来 首先 G22由1变0 Q 1 CP变0后 Q3 Q4 1 稳定 翻转后 转到 1 Q 0 总结 触发器结构与原理 基本RS触发器 同步RS触发器 主从触发器 边沿触发器 利用传输延迟的边沿触发器 JK 按结构 同步RS主从触发器 CMOS主从触发器 维持 阻塞边沿触发器 D 负跳沿触发 正跳沿触发 负跳沿触发 5 2触发器的功能 表示 真值表 状态方程 状态转换图 5 2 1RS触发器 主从 1 功能分析 同步 1 逻辑表达式 即 与同步RS一致 2 功能表 与同步RS一致 2 集成触发器 3 状态转换图 1 0二状态 箭头表示转换方向 注意 转换条件 TTL集成主从RS触发器 置0端RD 置1端SD 低电平有效 74L71 1 具有预置 清零功能 直接 2 正常工作 预置 清零端加高电平 3 功能表和同步RS一致 5 2 2JK触发器 1 功能分析 RS基础上改进而成 1 边沿JK触发器与主从JK功能相同 2 无约束条件 3 J K 1 计数状态 1 触发沿翻转 2 判断主从触发器次态 负跳沿前瞬间输入端的状态 均负跳 3 判断边沿触发器次态 触发沿前瞬间输入端的状态 正负沿 注意 注意 一次变化现象 主触发器只能根据输入信号改变一次 Q 0时J端出现干扰 一次变化现象 一次变化现象 Q 1 CP 1期间K端出现干扰 主触发器也会产生一次变化现象 2 集成JK触发器 高速CMOS双JK触发器H