DDS实验报告 南理工 优秀.doc

电子线路课程设计DDS直接频率合成器学院：电子信息与光电技术学院学号：姓名：指导老师：谭雪琴完成时间：2014.11.242014.11.28摘 要本次实验利用DDS技术原理，设计了一个基于QuartusII7.1软件和SmartSOPC实验系统的直接数字频率合成器，能够输出多种波形：正弦波、余弦波、方波、三角波、锯齿波。并且可以通过开关输入四位的频率控制字来改变采样频率和输入四位的相位控制字来改变波形的相位。添加测频和译码显示模块，可以将测得输出波形的频率、频率控制字及相位控制字通过数码管显示出来。然后利用正弦信号的对称性质，实现ROM的空间节省。最后利用AM调制原理设计实现基于DDS的AM调制功能。在利用Quartus进行相应的设计、仿真、调试后下载到SmartSOPC实验实现D/A转换，验证实验的准确性，并用示波器观察输出波形。关键词：直接数字频率合成器 频率控制 相位控制 测频节省空间ROM AM调制 AbstractA direct digital frequency synthesizer(DDS) based on QuartusII software and SmartSOPC experimental system which can output a variety of waveforms: sine, cosine wave, square wave, triangle wave，sawtooth wave was designed. And it can input four-width frequency control word using switch to change the sampling frequency and four-width phase control word to change the phase of the waveform. Also the frequency measuring and display decoding module are added,so the frequency of the output waveform，frequency control word and phase control word can be measured and displayed by the digital display. Based on the basic design,I also design extra functions,including ROM memory saving by utilizing the symmetry of sine and AM modulation based on DDS .After all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to realize the transformation of D/A ,and thentest the accuracy of the design by meansof oscilloscope observing the wave forms.Key words:DDS Frequency-controlling Phase-controlling Frequency-measuringROM memory saving AM modulation目 录一、设计要求说明.4二、方案论证5三、基础电路子模块设计原理.73.1 分频电路.73.2频率（相位）预置与调节电路的设计.103.3累加器的设计.113.4相位控制电路.123.5波形存储器ROM的设计.133.6节省ROM电路.143.7测频电路.163.8不同波形选择电路.173.9 模16控制电路183.10译码显示电路.193.11总电路图20四、基于DDS的AM调制电路.204.1AM 调制原理204.2AM调制电路设计214.3子模块设计1）有符号波形存储ROM212）调制模块223）调制度mA设置电路234）测频及译码显示245）载波和调制信号频率控制246）调制波形选择254.4基于DDS的AM调制总电路图25五、程序的下载和调试.25六、示波器结果.26参考文献.29附：实验感想一、设计要求说明1.设计完成内容设计了一个直接数字频率合成器（DDS）能够输出多种波形：正弦波、余弦波、方波、三角波、锯齿波。并且可以通过开关输入四位的频率控制字来改变采样频率和四位的相位控制字来改变波形的相位。可以测试输出波形的频率，并将波形频率、频率控制字及相位控制字通过数码管显示。最后改进完成ROM的空间节省和基于DDS的AM调制功能。2.设计基础要求：1）利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2）DDS中的波形存储器模块用Altera公司的CycloneIII系列FPGA芯片中的RAM实现，RAM结构配置成21210类型；3）具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4）系统具有使能功能;5）利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正、余弦两路波形；6）通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；3.设计提高部分要求：1）通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控和相位控制的范围；(注意：按键后有消颤电路)2）在数码管上显示生成的波形频率；3）设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；4）充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5）基于DDS的AM调制器的设计；6）自己添加其他功能。二、方案论证1、DDS概念直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。2、DDS的组成及工作原理1）频率预置与调节电路作用：实现频率控制量的输入；不变量K被称为相位增量，也叫频率控制字。2）累加器 相位累加器的组成= N位加法器+N位寄存器；作用：在时钟的作用下，进行相位累加。当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。DDS的输出频率为：f0=fCK/2N ；DDS输出的最低频率：K=1时，fC/2N DDS输出的最高频率：由Nyquist采样定理决定，即fC/2；K的最大值为2N-1，只要N足够大，DDS可以得到很细的频率间隔。 要改变DDS的输出频率，只要改变频率控制字K即可。3）波形存储器作用：进行波形的相位幅值转换。原理：ROM的N位地址 ： 把0360的正弦角度离散成具有2N个样值的序列ROM的D位数据位：把2N个样值的幅值量化为D位二进制数据(有符号数)4）D/A转换器D/A转换器的作用：把已经合成的正弦波的数字量转换成模拟量。 5）低通滤波器 D/A转换器的作用：滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。 三、基础电路子模块设计原理1、分频电路通过分频电路将48MHz的脉冲分为1MHz，1KHz，1Hz和0.5Hz。其中，1MHz脉冲频率为累加器电路中的寄存器时钟信号、1KHz脉冲频率为动态译码显示电路提供频率，1Hz脉冲频率为频率、相位控制电路、模16电路提供频率，0.5Hz脉冲频率为测频电路提供频率。注意：因为太多的异步会导致最后实际分频出的信号产生误差，所以将EDA2中通过2分频、3分频级联产生48分频，用10分频级联产生1000分频的方案改成同步置数，直接搭出48分频，1000分频。 2分频电路使用D触发器，把D与Q非连接在一起，并保证其他端口处于正常工作状态，在一个时钟范围内变化两次，达到2分频的目的。仿真结果： 48分频电路用两块74160来实现十进制计数，左别的一块记个位，右边的记十位。将十位的Qc作为输出端，并且在记到48即个位QaQbQc和十位Qc均为1时，重新置数0。仿真结果：封装后，如图： 1000分频电路3片74160分别表示个位、十位、百位，以百位的Qd作为输出端。仿真结果：封装后，如下图：分频总电路图：仿真结果：封装后，如下图：2、频率（相位）预置与调节电路的设计 频率预置与调节电路由1片模16的74161计数器组成，1Hz信号输入让其变化。通过开关K1和K2分别控制清零和保持端，以便计数到需要值时保持或清零。频率频率预置与调节电路实现频率控制量（步长）的输入。相位预置电路同频率预置电路完全相同，用K3和K4分别控制相位清零和保持。电路图如下图：仿真结果：封装后，如下图：其中，keep为频率保持端 clear为频率清零端 1hz为1hz信号输入端 K3.0为频率控制字的大小3、累加器的设计累加器由3片7483全加器和3片74175寄存器构成。每来一个时钟脉冲，加法器就将步长与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器达到满量时就会产生一次溢出，完成一个周期性的动作。因为ROM中设定的相位取样地址为12位，而本实验中我们取频率控制字K=4，所以将频率步长k3.0加在低4位，高8位置0。第一片7483产生的进位进入到第二片7483进行累加，依次往后从而实现累加的过程。电路图如下图：仿真结果：封装后，如下图：4、相位控制电路相位控制电路实现对产生波形相位进行控制。该电路由1片74175和3片7483构成的12位全加器组成。相位控制字从74175输入端输入，送入12位加器器7483的高四位，低8位置零，这样相位的变化能更明显。电路图如下：仿真结果：封装后，如下图：5、波形存储器ROM的设计波形数据表ROM 用于存放波形数据，这里用它存放正弦波、余弦波、三角波、方波、锯齿波的波形数据。每一位地址对应一个数值，输出为10 位。ROM 中必须包含完整的波形采样值，本实验采样212 个点。用相位控制电路输出的数据作为波形存储器的取样地址，进行波形的相位幅值转换，即可在给定的时间上确定输出的波形的抽样幅值。10 位二进制数值固化在ROM 中，按照地址的不同可以输出相应相位的信号的幅值。利用下面的波形函数，通过C+编程得到生产ROM的*.mif文件。正弦波函数：存储数据=round(sin(n*2/4096)*512+512余弦波函数：存储数据=round(cos(n*2/4096)*512+512 round(n/2)+512,0n1023三角波函数：存储数据= 1024-round(n/2)+512,1023n3071 round(n/2)-2048+512，3071n4095锯齿波函数：存储数据=round(n/4)方波函数：存储数据= 1023，0n2047 0,2047n4095建立ROM封装电路步骤如下：1、 新建Block Diagram/Schematic File文件，在名称栏输入lpm_rom，并点击OK；2、 在输出文件类型中选择VHDL，填写对应ROM文件的文件名，点击Next；3、 Wide和Memeory分别设置为10bit和4096words，点击Next；4、 在File name中选择对应*.mif文件路径，点击Next,再点击Finish，结束创建。以上5种不同波形的ROM的创建方式均相同，可以得到封装好的ROM如下图所示：6、节省ROM电路节省ROM 空间电路实现用四分之一的波形数据产生整个周期的波形的电路。将正弦波0 / 2波形数据（1024 个）存入ROM中，为了由仅有的1/4 波形产生整个周期的波形，采用地址取反和输出取反的方法，最后通过选择电路将4 个不同的1/4 波形组合起来产生一个完整周期的正弦波。取反电路：地址取反：输出取反：地址输出取反：节省ROM电路:（为避免输出波形有毛刺，所以设计了两个寄存器来消除毛刺）封装后，如下图：7、测频电路 测频电路实现对正弦波输出频率的测量，该电路的输出端接到译码显示电路中，使测频的数据在数码管上显示出来。ROM中存有正弦波的量化的幅度值，取值变化范围为01023。幅度值输出的最高位每个周期由0-1 的变化只有一次， 因此可以利用这个变化来测试频率。只要测试出一秒中其变化的次数即是其输出正弦波的频率。利用一个计数器记录下这期间的脉冲个数，就可以实现测频。由于采用频率字采用四位，基本脉冲频率为1MHz，所以这个信号源提供的正弦波的频率范围为03662Hz。 测频电路的电路图如下：仿真结果：封装后，如下图：8、不同波形选择电路 波形选择电路实现在余弦、三角波、方波和锯齿波中选择一个波形输出，该电路由5片双4选1数据选择器74153组成。通过开关K5和K6控制数据选择器地址端，来选择波形。电路如图：仿真结果：封装后，如下图：9、模16电路两片74160构成模16计数器，来记频率和相位的步长，然后通过译码显示电路显示。仿真结果：封装后，如下图：10、译码显示电路测频显示、频率字和相位字的显示共8位，一共8路信号。因此我使用八选一数据选择器依次选择八路信号单独通过译码器7447，并使用3-8译码器控制对应的数码管显示。而对于显示信号的输出，只需要使用一个模8计数器不断的循环计数就可以简单的实现控制。其中高四位显示测频电路测出的频率，低四位显示相位和频率的步长。电路如下图：封装后，如下图：11、总电路图该总电路输出多种波形：正弦波、余弦波、方波、三角波、锯齿波。包含频率、相位控制，波形选择、测频和译码显示模块，其中正弦信号实现了ROM空间节省。四、基于DDS的AM调制电路1、AM调制原理：通信理论中将信号调制定义为调制信号对载波的幅度、频率和相位进行变换。AM 即标准调制信号，除了来自消息的基带信号外，还包含了直流信号，它是调制后输出信号既含载波分量又含有边带分量的标准调幅信号。在标准幅度调制器(AM)中，设载波信号为：调制信号为：则标准调幅波信号为：2、AM调制电路设计： AM调制器主要由两个乘法运算电路和一个加法运算电路组合而成。其中，第一个乘法电路完成DDS调制信号与调幅指数的相乘，再通过加法电路与量化值（此处设为1）的相加，最终和DDS载波信号通过第二个乘法电路完成相乘计算，进而实现AM调制器的功能，具体框图如下：乘法运算电路加法运算电路乘法运算电路DDS调制信号调幅指数mA量化值1DDS载波信号costmAcosct图2.1 整体电路原理框图3、子模块设计1）有符号波形存储ROM重新利用程序生成有符号数的各波形的*.mif文件，完成rom设计2）调制模块乘法器（调制信号与调制度相乘）am4.0为调制度mA，mod9.0为调制信号加法器（量化）sm14.4将高十位输入，511为量化值1乘法器（载波信号与量化后的调制信号相乘）调制模块总图（最后输出除符号位外的高十位）：封装后，如下图：其中，am4.0是调制度输入端 mod9.0是调制信号输入端 zaibo9.0是载波信号输入端 result9.0是经过AM 调制后的信号输出端3）调制度mA设置电路利用基础电路中的模16频率预置电路模块来实现，K7和K8分别幅度的清零和保持开关，通过控制K7K8来实现调制度大小的设定。4）测频及译码显示：数码管上从高位到低位分别显示调制度、调制信号频率控制字、载波信号频率控制字。5）载波和调制信号频率控制电路设计与基础电路中相同，K1和K2控制载波信号（sin）频率的清零（pl_keep）、保持(pl_clear)，K3和K4控制调制信号频率的清零(xw_clear)、保持(xw_keep)。通过控制K1K2、K3K4分别实现载波和调制信号频率的控制。电路如下图：6）调制波形选择K5和K6控制波形选择，00时选通余弦波，01时选通方波，10时选通三角波，11时选通锯齿波。4、基于DDS的AM调制总电路图五、程序的下载和调试1、首先对置顶文件进行编译； 2、为端口分配管脚：选择 assignments 里面的 pins，在对应地引脚的 location中输入适当的引脚号（管脚分配），输入完成后。 3、对多余的端口置三态：选择 assignments里面的device里面的device & pin options，修改unused pins 为as input tri-stated。4、下载调试：最后点击 即programmmer，生成sof格式的文件后勾选program/configure后即可 start。 管脚设定如下（以基础总电路为例）：六、示波器结果1、基础电路节省rom正弦与余弦波形节省rom正弦与方波波形节省rom正弦与三角波波形节省rom正弦与锯齿波波形2、AM调制波形（sin为载波信号）调制信号为余弦波形调制信号为三角波波形调制信号为锯齿波波形参考文献 1蒋立平.数字逻辑电路与系统设计. 北京：电子工业出版社，2009. 2EDA设计实验指导书. 南京理工大学电子技术中心,2010.3 通信原理（第六版）樊昌信附： 实验感想一、 实验过程中遇到的问题及解决方案1、当把基础电路完成下载到实验箱上运行时，其他波形都可以出来，但是方波是显示的一条直线。猜想原因：因为其他波形都可以显示出来，所以其他电路都应该没错，原因只能是在方波的存储ROM上，第一种可能是方波的ROM与前后电路的连线出错，第二种就只能是方波的mif文件不对。解决办法：我首先检查了方波ROM的连线，没有问题，所以我就打开了方波的mif文件，发现里面的数据全是0，是mif文件出错。然后改了程序重新生成mif，然后就可以显示方波了。2、在用节省ROM空间生成正弦波形时，在连接处会有跳变的毛刺。猜想原因：因为是由四部分波形构成，在两两衔接的时候如果不够稳定就可能产生跳变。解决方法：设计了两个寄存器，使sel1.0输入端输入的信号是稳定的，不易产生误