基准电流源设计.doc

李建军 1120110091 sub-1 V无参考电压的工艺补偿CMOS基准电流产生器 Siva Narendra, Daniel Klowden, and Vivek DeMicroprocessor Research Laboratory, Intel Corporation, Hillsboro, OR, USA摘要：本文提出了一种不需要参考电压的sub-1V工艺补偿的MOS电流产生器的概念。这个理念的理论模型表明，这种电流源对栅极氧化层厚度和阈值电压等工艺参数敏感度较低。MOSFET的器件测试和电路模拟结果都显示了较低的工艺敏感度和较低的运行电压。简介之前发表的关于参考电流的工作基本可以归于一下三类：i带隙电压到基准电流的转化ii基于MOSFET的基准电压到基准电流的转化iii使用MOSFET晶体管的直接基准电流产生器。 第一类需要带隙电压发生器和一个片外电阻。片外电阻不仅增加了系统成本也限制了基准电流电路的使用。即使是最好的带隙电压产生电路也不能在达到sub-0.7V的CMOS工艺电压源下很好的工作。第二类电路通过基于MOSFET的基准电压代替带隙电压解决了电压缩放的问题。但是从式（1）可以看出基于MOSFET的基准电压器件在0K时会产生阈值电压，因此它并不能真正的不依赖与工艺参数。另外，这些电路仍然要使用片外电阻。尽管已经有人提出了用较少的电阻实现电压到电流的转换【5】，但是与电压电流转换相关的问题仍然存在。直接使用MOSFET产生基准电流的第三类电路解决了与电压缩放和应用灵活性相关的问题。【6】中讨论的就是这样一个例子，它的一个带正温度系数负温度系数的电流与一个带负温度系数的电流相加。这个电路提供了对温度变化不灵敏的电流，但是对工艺参数的变化仍然是灵敏的。当有效栅极氧化层厚度接近3.5nm以下时，必然能够得到对氧化层厚度变化不敏感的MOSFET基准电流电路。本论文我们提出了一种CMOS基准电流概念。这种基准电流电路存在于深亚微米MOSFET器件，并着重于解决电压缩放、成本、应用灵活性和工艺参数变化等问题。工艺补偿理论及其模型工艺补偿电流的想法是采用两个MOSFET的饱和电流I1和I2,取其自然变量，并除去两个电流差异部分的变量，即Iref=I1-I2。我们使用长沟道，大宽度的MOSFET器件来减少侧向尺寸带来的工艺影响。公式（2）、（3）给出了饱和电流I1和I2。假设器件产生的I1和I2有合适的电路匹配。可能会影响I1和I2电流幅度的工艺参数为和Vt。公式（4）、（5）给出了MOSFET工作在饱和区时，I1和I2随着工艺的变化，并忽略流动对掺杂的影响。为了得到不取零的工艺补偿电流Iref，电路参数中必须使得一个电流的d/dp那一项，被另一个电流的dVt/dp项抵消，这样dIref/dp=dI1/dp-dI2/dp=0,但是Iref= I1-I2不为零。公式（6）、（7）、（8）给出了取到所需的Iref的充分必要条件。表1给出了能满足公式（6）-（8）的电路参数a、b和z1/z2。器件测量结果长沟道器件测量是在30下，0.18微米技术下的单片晶圆上实现的。我们测量了一个用0.9V电压驱动的无工艺补偿的二极管连接器件电流Iu作为一个实验对照组，用图1表示。结果显示在这种无补偿的器件中电流正常变化量(/)为15%。通过预先测量Vt，公式（6）中要求的I1和I2的门电压就能计算出来。图2说明了当a=2，b=5时，随着z1/z2的变化，Iref中的变化量(/)的情况。测量结果清楚的现实，Iref的变化量比无补偿情况下小很多。按照理论预测，最佳的工艺补偿发生在z1/z2=1/8的时候。图3 给出了当a=2，b=5，z1/z2=1/8时Iref的静态分布。在单晶硅片上Iref的正常变化量为5.7%。电路模拟结果我们同时还在做了电路模拟来预测工艺补偿带来的改善。在a=2，b=5情况下的工艺补偿电路用图4表示。图4中模块A是产生aVt和bVt的电路。由于不可能准确的得到Vt,基准电流的器件尺寸比z1/z2可能还需要优化。图5 给出了在Vdd为0.9V，30时的Iref补偿结果。结果显示无工艺补偿时电流Iu变化量为0.48，而Iref变化量为0.05，变化量有显著的减小。其中需要指出的很重要一点是，为了电路能在sub-1V电源下运行，需要给Vt产生电路留出足够的储备空间，尤其是当b=5的时候。在长沟道下，Vt100mV,我们能成功的在Vdd为0.9V下产生合乎要求的Iref。结论我们得到了对工艺参数有低敏感度的可