数字电路试题及答案.doc

此文档收集于网络，如有侵权，请 联系网站删除数字电路试题一、单项选择题1、以下代码中为无权码的为 （ ）A. 8421BCD码 B. 5421BCD码 C. 余三码 D.2421BCD码2、图示逻辑电路的逻辑式为 （ ）AF=BF=CF=DF=3、下列关于异或运算的式子中，不正确的是 （ ）A B C D4、一个n变量的逻辑函数应该有 个最小项 （ ）A B C D5、若编码器中有50个编码对象，则要求输出二进制代码位数为 位。 （ ）A.5 B.6 C.10 D.506、在下列逻辑电路中，不是组合逻辑电路的是 。 （ ）A.译码器 B.编码器 C.全加器 D.寄存器7、欲使JK触发器按工作，可使触发器的输入端 。 （ ）A. B.， C.， D.， 8、同步时序电路和异步时序电路比较，其差异在于两者 。 （ ）A.没有触发器 B.是否有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关9、8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。 （ ）A.1 B.2 C.4 D.810、555定时器端不用时，应当 。 （ ）A.接高电平 B.接低电平 C.通过的电容接地 D.通过小于的电阻接地二、填空题1、当传送十进制数5时，在8421奇校验码的校验位上值应为 。2、(35.625)10（ ）2（ ）8（ ）163、用反演律求函数的反函数（不用化简） 。4、消除竟争冒险的方法有 、 、 等。5、触发器有 个稳态，存储8位二进制信息要 个触发器。三、判断题1、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。 （ ）2、格雷码具有任何相邻码只有一位码元不同的特性。 （ ）3、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （ ）4、卡诺图中几何位置相邻的小方格，在逻辑上也相邻。 （ ）5、触发器的约束条件表示不允许出现的输入。 （ ）6、对边沿触发器，在为高电平期间，当时，状态会翻转一次。 （ ）7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 （ ）8、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）9、计数器的模是指构成计数器的触发器的个数。 （ ）10、单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 （ ）四、化简题1、用公式法化简逻辑函数为最简与或表达式。2、用卡诺图法化简逻辑函数为最简与或表达式。五、分析设计题1、试用74LS138译码器（如图所示）和少量门电路实现下列多输出函数：输入变量A，B，C分别接74LS138译码器的输入端A2，A1，A0。2、分析下图所示电路，按要求作答。（1）判断该时序电路是同步还是异步电路； （2）写出激励函数； （3）求出状态方程； （4）画出状态转换图； （5）假设起始状态，分析并画出输出波形图。3、用74LS192构成24进制（0124）计数器，要求用加法计数。74LS192的逻辑符号及功能表已给出。数字电路试题答案一、单项选择题1、C 2、C 3、B 4、B 5、B6、D 7、D 8、B 9、D 10、A二、填空题1、1 2、100011.101，43.5，23.A3、 4、增加选通电路，增加多余项，增加滤波电容5、2，8三、判断题1、 2、 3、 4、 5、6、 7、 8、 9、 10、四、化简题1、解：2、用卡诺图法化简逻辑函数为最简与或表达式。解： 五、分析设计题1、试用74LS138译码器（如图所示）和少量门电路实现下列多输出函数：输入变量A，B，C分别接74LS138译码器的输入端A2，A1，A0。解： 2、分析下图所示电路，按要求作答。（1）判断该时序电路是同步还是异步电路； （2）写出激励函数； （3）求出状态方程； （4）画出状态转换图； （5）假设起始状态，分析并画出输出波形图。解：（1）该电路是同步时序逻辑电路。 （2），；， （3）； （4）状态表如下：输入输出0001011010001100状态图：