一位全加全减器的实现.doc

课 程 实 验 报 告 课程名称：数字电路与逻辑设计专业班级：计实1001班学 号：U201014488姓 名：王宸敏指导教师：唐九飞周 次：第九周同组人员：熊凯报告日期：2012年4月18日计算机科学与技术学院【内容A】一、 实验名称一位全加/全减器的实现二、 实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器和全加器的逻辑功能3. 学会二进制数的运算规律三、 实验所用仪器和组件1. 二输入四“与非”门1片，型号为74LS002. 三输入三“与非”门1片，型号为74LS103. 二输入四“异或”门1片，型号为74LS86四、 实验设计方案及逻辑图首先根据真值表得到了其卡诺图如下所示：根据输入与输出写出全加/减法器的函数表达式，如下： 实现全加法器的表达式：; 实现全减法器的表达式：.由表达式可知：S采用异或的逻辑门而Co则采用与非的逻辑门得到，因此画出逻辑图如下：五、 实验记录输入输出 ABCin加法（M=0）减法（M=1）SCoSCo00000000011011010101101101011001010101010011001001111111六、 描述实验现象，并运用所学的知识进行分析、处理及讨论1. 在m=0时，在输入端输入三个电平时，输出实现了全加器的功能，即把三个输入当作被加数、加数和低位的进位，同时两个输出分别表示了和与低位的进位。2. 在m=1时，在输入端输入三个电平时，输出实现了全减器的功能，即把三个输入当作被减数、减数和低位的借位，同时两个输出分别表示了差与高位的借位。因为电路的设计是根据真值表的结果得到的，通过真值表画出卡诺图从而的到输出关于输入的表达式，因此他所实现的功能正是我们所需要的全加器与全减器的功能，只不过是通过逻辑门进行了处理，得到的是正确的值。【内容C】一、 实验名称舍入与检测电路的设计二、 实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器和全加器的逻辑功能3. 学会二进制数的运算规律三、 实验所用仪器和组件1. 六门反向器组件1片，型号为74LS042. 二输入四“与非”门组件1片，型号为74LS003. 三输入三“与非”门组件1片，型号为74LS104. 二输入四“异或”门组件1片，型号为74LS86四、 实验设计方案及逻辑图根据题意，输入为8421码,表示“四舍五入”电路的输出，其卡诺图如下：由卡诺图可得到其函数表达式，并且经过化简如下：因此，根据表达式可以设计电路图如下所示： 同理，可以容易分析得到卡诺图如下：输出的表达式，如下： 由表达式，得到逻辑电路如下： 五、 实验记录0000000001010010010011000100010101100110100111111000111001101010d d1011dd1100dd1101dd1110dd1111dd六、 描述实验现象，并运用所学的知识进行分析、处理及讨论1. 对于“四舍五入”电路，当输入的8421码小于等于4时，即0000，0001，0010，0011，0100这五种状态，显示灯不亮，表示输出为0；当输入的8421码大于等于5时，即0101，0110，0111，1000，1001这五种状态，显示灯亮，表示输出为1.2. 对于输入的1的个数的电路，当输入的1的个数为奇数时，即0001，0010，0100，0111，1000这五种状态，显示灯亮，表示输出为1；当输入的1的个数为偶数时，即0000，0011，0101，0110，1001这五种状态，显示灯不亮，表示输出为0.当四个输出进入所对应的逻辑门电路后，根据之前的真值表、卡诺图及表达式，得到了正确的输出状态，在这里逻辑门电路就是让输入完成得到正确的输出结果。七、 回答思考题1. 化简包含无关条件的逻辑函数时应该注意什么？答：有无关条件的逻辑函数时，应先作出其卡诺图，根据表达式最简的这一要求将无关条件任意的置0或置1，总之，是要把表达式化作最简。2. 多输出逻辑函数化简时应注意什么？答：多输出的逻辑函数化简时，应分别针对某一输出化简得到关于输入的最简表达式。3. 你所设计的电路是否达到了