利用FPGA实现长线接口通信-开题报告

中 北 大 学毕业设计开题报告学 生 姓 名 ： 学 号 ： 学 院 、 系 ： 信息与通信工程学院、电气工程系专 业 ： 电气工程及其自动化设 计 题 目 ： 利用 FPGA 实现长线 接口通信指 导 教 师 ： 2013 年 3 月 15 日毕 业 设 计 开 题 报 告1结合毕业设计情况，根据所查阅的文献资料，撰写 2000 字左右的文献综述：文 献 综 述1.1 选题的研究背景及意义 地面测试实验是飞行器 1研制过程中必不可少的一个环节。在地面实验中，主要是对飞行器进行测试，通过遥测系统 2记录飞行器的工作状况参数，进而检测飞行器工作状态是否正常。测试人员需对遥测系统中的采编存储设备 3进行控制，包括发送命令和实时监测数据的回读。飞行器发射前，出于安全考虑，地面测试人员要远离飞行器，因此，飞行器上的采编存储设备与地面测试平台需要长线电缆进行连接。长线接口通信 4特指飞行器上遥测系统中采编存储设备到地面测试平台的电缆传输。通常情况，长线接口通信的传输距离为 100m。而有些地面实验的测试环境恶劣，采编存储设备先与地面转接器相连，距离为 50m，地面转接器再与测试平台相连。长线接口通信的传输距离达数百米，甚至数千米。由此可见测试系统对长线接口通信的传输距离提出了要求，除此之外，测试环境恶劣，测试现场干扰大，测试系统对传输介质也提出了要求。长线接口通信不仅与传输距离、传输介质有关，还有传输速度的要求。早期型号的采编存储设备存储容量小，仅为 8MByte，要求 10 分钟完成数据传输，传输速度为13KByte/s 随着遥测系统记录飞行器的参数的数据量增多，后期型号采编存储容量也逐渐增加，从 128MByte 到 5GByte。128MByte 的数据量要求 10 分钟完成数据传输，传输速度为约为 250KByte/s；5GByte 的数据量要求 l 小时 30 分钟完成数据传输，传输速度约 1MByte/s5；如今红外记录设备的存储容量达 16GByte，要求 30 分钟完成数据传输，数据传输速度约为 10MByte/s。测试系统对实时数据的长线传输速度提出了更高的要求。通用测试台是一种地面测试平台。作为一种辅助测试设备，其功能有电源发生、模拟信号发生、弹头遥测信号发生、指令信号发生、GNSS 信号发生、导引头 SAR 信号发生、星敏感器信号发生、调频脉冲信号发生、计算机字信号发生、起飞信号发生、PCM 信号解码、CAN 总线通信、自检、故障报警、数据实时存储处理显示。通用测试台要求长线传输接口实现兼容性，要求能准确无误回读早期型号及后期型号的采编存储设备的数据；同时要满足高速数据传输的要求，提高传输速度，延长传输距离。目前广泛应用的并行数据传输速度最大可达 lMbps。由于并行数据存在串扰、同步等问题，并行长线传输速度已经无法进一步提高。面对各种远程数据传输方式，如何提高测试系统远程通信的传输速度，以及如何扩大通信的距离，一直是远程测试系统设计和研究的关键性问题。为此，需要一种高速、可靠的远程数据总线传输方式，以提高线路的复用性能，减少传输介质，提高传输速度。本毕业设计拟开展通用测试台中长线接口通信模块的研究，采用电流环传输技术的长线接口模块设计，实现长线传输接口通用性、兼容性，解决数据传输速度过慢的问题。1.2 可编程逻辑器件 FPGA 简介FPGA(Field Programmable Gate Array)6现场可编程门阵列，是当前主流、前沿的可编程逻辑器件之一，生产厂商主要有 ALTERA7、XILINX 8和 ACTEL 公司等。不同厂商的 FPGA 器件可能在可编程逻辑块的规模、内部互连线的结构和采用的可编程元件上存在一定的差异，但基本的构造组成理念是相同的。FPGA 通常包含三类可编程资源：可编程逻辑功能块、可编程 I/O 块和可编程互连。可编程逻辑功能块是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；可编程 I/O 块完成芯片上逻辑与外部封装脚的接口，常围绕着阵列排列于芯片四周；可编程内部互连包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或 I/O 块连接起来，构成特定功能的电路。FPGA 的主要特性包括以下几点：(1) FPGA 主要通过改变内部布线来编程，它寄存器和逻辑门的比例较高，丰富的触发器结构，决定了更适合于时序逻辑设计；(2) 物理构造为细粒结构，这意味着每个单元间存在细粒延迟。如果将少量的逻辑紧密排列在一起，FPGA 的速度相当快。然而，随着设计密度的增加，信号不得不通过许多开关，路由延迟也快速增加，从而削弱了整体性能；(3) 基于查找表(Look-Up-Table)简称为 LUT，LUT 本质上就是一个 RAM。目前 FPGA 中多使用 4 输入的 LUT，所以每一个 LUT 可以看成一个有 4 位地址线的 161的 RAM。当用户通过原理图或 VHDL 语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入 RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可；(4) FPGA 大多数是基于 SRAM，是掉电易失型器件，需要专门的配置器件存储程序代码，每次上电时从外部加载。但 FPGA 的结构决定其容量比其他的可编程逻辑器件如 CPLD 要大。1.3 VHDL 语言简介VHDL9主要用于描述数字系统的结构、行为、功能及接口。除了含有许多具有硬件特征的语句外，VHDL 的语言形式、描述风格与句法十分类似于一般的计算机高级语言。VHDL 的程序结构特点是将一项工程设计，或称设计实体 10 (可以是一个组件，一个电路模块或一个系统)分成外部(或称可视部分，即端口)和内部(或称不可视部分，即实体的内部功能和算法完成部分)两部分。在对一个设计实体定义了外部端口后，一旦其内部开发完成后，其它的设计就可以直接调用这个实体(模块)。这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。应用 VHDL 进行工程设计的优点是多方面的，其中主要有：(1)VHDL 语言能进行系统级的硬件描述，具有很强的行为描述能力，是系统设计领域最佳的硬件描述语一言。设计者使用 VHDL 语言设计时，能够避开具体的器件结构，从逻辑行为上描述和设计大规模的电路系统。(2)VHDL 丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验所设计系统的功能可行性，可以随时对设计进行仿真模拟。(3)VHDL 对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必关心最终设计实现的目标器件是什么，而进行独立的设计。1.4 长线接口通信现状设备之间远程通信方式有很多种，以下是工业上常用的几种远程通信方式。(1) RS-232 总线1969 年 EIA(美国电子工业协会)制定了 RS-232 串行接口标准。RS-232C 串行接口的最大传输速率限制在 20Kbps 以下，最大通信距离不超过 20m，这使得 RS-232C 接口无法满足很多应用场合(尤其是工业测控系统)的要求 11。(2) RS-422/RS-485 总线 RS-422 由 RS-232 发展而来，它是为弥补 RS-232 之不足而提出的。为改进 RS-232通信距离短、速率低的缺点，RS-422 定义了一种平衡通信接口，将传输速率提高到10Mbps，传输距离延长到 4000 英尺(速率低于 100Kbps 时)，并允许在一条平衡总线上连接最多 10 个接收器。EIA 又于 1983 年在 RS-422 基础上制定了 RS-485 标准，增加了多点、双向通信能力，RS-485 与 RS-422 一样，其最大传输距离约为 1219 米，最大传输速率为 10Mbps。平衡双绞线的长度与传输速率成反比，在 100Kbps 速率以下，才可能使用规定最长的电缆长度。只有在很短的距离下才能获得最高速率传输。一般100 米长双绞线最大传输速率仅为 1Mbps12。(3) CAN 总线CAN 总线是德国 BOSCH 公司开发的一种串行数据通信协议，它是一种多主总线，通信介质可以是双绞线 14、同轴电缆 15或光导纤维。CAN 总线通信接口中集成了CAN 协议的物理层和数据链路层功能，可完成对通信数据的成帧处理，包括位填充、数据块编码、循环冗余检验、优先级判别等项工作。CAN 协议的一个最大特点是可使网络内的节点个数在理论上不受限制。CAN 协议采用 CRC 检验并可提供相应的错误处理功能，保证了数据通信的可靠性。CAN 通信距离最大是 10 公里时传输速率为5Kbps，通信距离为 40 米传输速率为 lMbps13。(4) 光电隔离电流环路接口方式20mA 电流环是一种非正式公布的通信标准。它以 20mA 电流流过通信环路表示数据信号的传递(逻辑 1)，无电流为空号(逻辑 0)，在接收端由光电耦合器件将电流还原为微机可以读的电平信号。一种接口简单、工作稳定可靠、对传输线路及电连接器的依赖较弱、电磁兼容能力强的长线接口通信方式。传输速度最大可达 1MByte/s，传输距离可达 300m。(5) LVDS 总线LVDS(Low Voltage Differential Signaling)16一种低振幅差分信号技术，它使用幅度非常低的信号(约 350mV)通过一对差分 PCB 走线或平衡电缆传输数据，它能以高达数千 MB/s 的速度传送串行数据。由于电压信号幅度较低，而且采用恒流源模式驱动，故只产生极低的噪声，消耗非常小的功率，甚至不论频率高低，功耗都几乎不变。此外，由于 LVDS 以差分方式传送数据，所以不易受共模噪音影响。LVDS 技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，使得 LVDS 成为数据速率从数十 Mbps至 3Gbps，甚至更高的应用的首选。(6) 光纤通信光纤传输与现行电缆通信和微波通信相比有一系列优越性，主要表现在以下几个方面：频带宽、通信容量大。现行电缆通信工作频率为 10510 8Hz；光纤通信的现行工作频率(光波载频)在 1014Hz，是电缆通信的 100 万倍。光纤传输损耗低，适用于长线传输。对于现已成熟的硅玻璃(SiO 2)光纤，工作波长在 0.85-1.55m 之间。低损耗窗口损耗可减至 0.2dB/km，工作带宽可达 100GHz 以上，无中继传输距离达 100km 以上；而对于同轴电缆通信，在 100MHz 工作时损耗值高达 75dB/km，无中继距离仅在 5km 左右。光纤体积小、重量轻、可绕性强。外径 125m 的一根 lkm 长光纤重量仅有 29克，比金属铜线轻得多，并且敷设也比铜线简单。输入与输出之间电隔离且不受电磁场和电磁辐射的影响。适合电子计算机联网，飞行器等要求防电磁干扰的通信、传输、控制系统。几乎无漏信号和串音，安全可靠、保密性强。参考文献1 张文栋.存储测试系统的设计理论及其应用M .北京：高等教育出版社,2002：9-202 王立恒.遥测设备通用测试台中长线传输模块的设计与实现D.太原：中北大学,20093 翟成瑞，张文栋，刘俊等.飞行器动态数据存储测试系统的可靠性分析J.测试技术学报，1996，10(2、3) ：238-2434 王瑞,张彦军,孔陈杰.高速信号的长线传输J .仪表技术与传感器,2010(6) ：43-455 李圣昆. 高速数据采集记录装置的研究M.太原：中北大学,20066 薛小刚,葛毅敏.Xilinx ISE 9.x FPGA/CPLD 设计指南M.北京：人民邮电出版社, 20077 Altera Corporation.High-Speed Serial I/O SolutionsZhttp: /www. Altera. com/ techn ology/ high_speed/hs-index. htm,20078 Xilinx Corporation.High-Speed Serial SolutionsZhttp: /www. Xilinx. com/systemio/ l0gig/ high-speed_serial_initiative. htm,20079 任勇峰, 庄新敏.VHDL 与硬件实现速成M .北京：国防工业出版社,2005,158-16010 侯伯亨,顾新.VHDL 硬件描述语言与数字逻辑电路设计M.西安：西安电子科技大学出版社.2001：134-21711 唐曦文,邵芳.基于 RS-232 总线的测控系统开发J .制造业自动化, 2012,34(8)：12 -1912 牛思先 ,向征.基于 RS-422/485 的串行异步通讯接口设计和应用J.计算机工程与设计, 2007,28(10)：21-2713 史久根，张培仁.CAN 总线在实时系统中应用的研究J.中国科学技术大学学报，2005，35(2)： 56-5814 乔崇.长双绞线信号传输的研究D .合肥：中国科学技术大学，200515 许波华.高质量护套的射频同轴电缆浅析.高品质射频电缆技术研讨会 C.诸暨：中国电子元件行业协会,2009:76-7716 黄晓敏. LVDS 驱动器电路设计及硬件实现D.武汉：华中科技大学,2004 毕 业 设 计 开 题 报 告本课题要研究或解决的问题和拟采用的研究手段（途径）：2.1 本课题要解决的问题(1) 了解有关基于 FPGA 长线接口通信设计的课题背景和研究意义，深度透析该领域在该课题上的前沿研究。(2) 学习 VHDL 硬件描述语言，查阅可编程逻辑器件 FPGA、光电耦合芯片的原理及应用技术、长线接口通信传输原理及应用方式的文献，收集资料并翻译相关外籍文献。(3) 利用硬件描述语言 VHDL 在 EDA 开发工具 Xilinx 公司的 ISE 软件下实现设计，完成通过 Spartan-3 FPGA 芯片实现数据的高速并行传输。(4) 在 Protel 软件下完成电路原理图设计和仿真，并通过该软件绘制 PCB 电路版图。(5) 总装样机，并进行试验程序的下载。(6) 调试试验样机，测试其是否满足设计要求，并有必要进行适当的性能分析。(7) 试验结果整理，完善论文准备答辩。2.2 本课题拟采用的研究途径1.长线接口模块功能及组成主控逻辑电路状态指示并行长线接口采编器存储器备用读数接口长线接口模块电源上位机图2.1 长线接口模块系统框图长线接口模块负责读取采编存储设备中的数据，并且可以向采编器、存储器发送控制命令，如记录器复位、开始记录、读请求等命令。具有采编器的单元测试功能、存储器的单元测试功能、数据传输测试功能及备用读数功能。如图 2.1 所示，长线接口模块由并行长线接口电路、FPGA 逻辑控制电路、状态指示电路组成。2.并行长线接口设计与实现采集存储设备广泛采用的并行长线接口通信采用电流环传输技术，原理图如图 2.2所示。主控模块I/O接口模块受控模块图2.2 电流环传输原理图上位机D 7 D 0 / L c l k控制命令FPGA控制逻辑高速光隔高速光隔FPGA控制逻辑高速光隔高速光隔长线接口模块存储器D 7 D 0 / C l k采编器控制命令测试台图2.3 并行长线接口原理框图通过光电耦合器变换为电流信号，电流信号经过长线传输到达接收端后，将其重新转换为电平信号。在这一过程中，利用光电耦合器有利于隔离长线传输中信号所受到的干扰。因为光电耦合器使输入与输出在电气是隔离的，从而避免共地环路，消除和抑制了各类干扰信号；再有，噪声的输出阻抗较大，即使电平很高的噪声其电流也很小，不足以使二极管发光，因此，光电耦合器件只传输了有效信号，隔离了噪声。同时，由于光电耦合器件具有单向传输性，使输出端信号和干扰信号不会反馈到输入端。本电路中采用的光电耦合器为 HP 公司的 HCPL-2631。并行长线接口通信原理图如图 2.3 所示。在通过较长电缆连接的相距较远的设备之间，常因设备问的地线电位差，导致地环路电流，对电路形成差模干扰电压。为确保长线传输的可靠性，采用光电耦合隔离措施，可以将两个电路的电气连接隔开，切断可能形成的环路，使他们相互独立，提高电路系统的抗干扰性能。传输线较长，现场干扰严重，可通过两级光电耦合器将长线完全“浮置 起来。长线的“浮置”去掉了长线两端间的公共地线，不但有效消除了各电路的电流经公共地线时所产生噪声电压形成相互串扰，而且也有效地解决了长线驱动和阻抗匹配问题。R 13 3 03 . 3 VV i n 112345678U 1W 5 VR 35 0 0W 5 V G N DH C P L - 2 6 3 1W 5 V12345678U 2D V D DR 51 KA G N DH C P L - 2 6 3 1R 23 3 0V i n 2R 45 0 0R 61 K3 . 3 VW 5 VV o u t 1图 2.4 并行长线接口硬件电路图如图 2.4 所示，左边光耦电路是输入信号部分，对应采编存储电路；右边光耦电路是信号输出部分，对应测试台电路。而一些控制信号是由地面测试平台传向采编器的，因此处理这些信号时，电路设计则相反，测试平台使用左边光耦电路，采编器使用右边的光耦电路。3.长线接口通信控制芯片的选择近年来，长线接口通信的控制芯片也由原来的单片机发展到数字处理芯 DSP，嵌入式芯片等速度更高功能更强的芯片。在高性能数据采集系统中，通采用单片机或DSP(数字信号处理器)作为 CPU，控制 ADC(模/数转换器)、存器和其他外围电路的工作。但基于单片机和 DSP 设计的数据采集系统都有一定的不足:1)单片机的时钟频率较低，各种功能都要靠软件的运行来实现，软件运行时间在整个采样时间中占很大的比例，效率低，难以适应高速数据采集系统的要求。2)DSP 的运算速度快，擅长处理密集的乘加运算，但很难完成外围的复杂硬件逻辑控制。在高速通信方面，FPGA(现场可编程门阵列)有单片机和 DSP 无法比拟的优势。FPGA 时钟频率高，内部时延小；全部控制逻辑由硬件完成，速度快、效率高，适于大数据量的高速传输控制；组成形式灵活，可以集成外围控制、译码和接口电路。实现数字信号处理主要有两种形式:l)使用数字信号处理器(DSP)，通过软件编程