计算机组成原理习题库

计算机组成原理习题库计算机组成原理习题库 第一章第一章计算机系统概论计算机系统概论 1 选择题 1 电子计算机问世至今 新型机器不断推陈出新 不管怎么更新 依然具有 存储程序 的特点 最早提出这种概念的是 B A 巴贝奇 Charles Babage B 冯 诺依曼 von Neumann C 帕斯卡 Blaise Pascal D 贝尔 Bell 2 下了描述中 B 是正确的 A 控制器能理解 解释并执行所有的指令及存储结果 B 一台计算机包括输入 输出 控制 存储及算术逻辑运算五个部分 C 所有的数据计算都在 CPU 的控制器完成 D 以上答案都正确 3 电子计算机的运算 逻辑单元 控制 单元及主要存储器合称为 C A CPU B ALU C 主机 D UP 4 计算机系统中的存储系统是指 D A RAM 存储器 B ROM 存储器 C 主存 D 主存和辅存 5 冯 诺依曼机工作方式的基本特点是 B A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存储前内容选择地址 6 由 0 1 代码组成的语言 称为 C A 汇编语言 B 人工语言 C 机器语言 D 高级语言 7 下列语句中 C 是正确的 A 1KB 1 024 1 024 B B 1KB 1 024 B C 1MB 1 024 1 024 B D 1MB 1 024 B 8 一片 1MB 的磁盘能存储 D 的数据 A 106字节 B 10 6字节 C 109字节 D 220字节 二 填空题 1 计算机硬件包括 运算器 控制器 存储器 输入设备 和 输出设备 其中 运算器 控制器和存储器组成主机 运算器和控制器可统称为 CPU 简答 1 简述冯 诺依曼计算机的特点 2 按照冯 诺依曼原理 现代计算机应具备哪些功能 按照冯 诺依曼原理 现代计算机应具备哪些功能 答 答 按照冯 诺依曼原理 现代计算机应具备以下 5 个功能 输入输出功能 能把原始数据和解题步骤及中间结果接收下来 输入 把计算结果与计算过程中出现的情况告诉 输出 给用户 记忆功能 应能 记住 原始数据 解题步骤及中间结果 计算功能 应能进行一些最基本的运算 这些基本运算能组成人们所需 要的复杂运算 判断功能 计算机在进行一步操作后 应能从预先无法确定的几种方案 中选择一种操作方案 自我控制功能 计算机应能保证程序执行的正确性和各部件间的协调性 第三章第三章 系统总线系统总线 选择题 1 计算机使用总线结构便于增减外设 同时 C A 减少了信息传输量 B 提高了信息的传输速度 C 减少了信息传输线的条数 2 计算机使用总线结构的主要优点是便于实现积木化 缺点是 C A 地址信息 数据信息和控制信息不能同时出现 B 地址信息与数据信息不能同时出现 C 两种信息源的代码在总线中不能同时传送 16 计算机使用总线结构的主要优点是便于实现积木化 同时 A 减少了信息传输量 B 提高了信息传输的速度 C 减少了信息传输线的条数 D 加重了 CPU 的工作量 3 在三种集中式总线控制中 C 方式响应时间最快 A 链式查询 B 计数器定时查询 C 独立请求 4 三种集中式总线控制中 A 方式对电路故障最敏感 A 链式查询 B 计数器定时查询 C 独立请求 5 连接计算机与计算机之间的总线属于 C 总线 A 片内 B 系统 C 通信 6 在计数器定时查询方式下 若每次计数从上一次计数的终止点开始 则 B A 设备号小的优先级高 B 每个设备使用总线的机会相等 C 设备号大的优先级高 7 在计数器定时查询方式下 若计数从 0 开始 则 A A 设备号小的优先级高 B 每个设备使用总线的机会相等 C 设备号大的优先级高 8 在独立请求方式下 若有 N 个设备 则 B A 有一个总线请求信号和一个总线响应信号 B 有 N 个总线请求信号和 N 个总线响应信号 C 有一个总线请求信号和 N 个总线响应信号 9 系统总线中的数据线 地址线和控制线是根据 C 来划分的 A 总线所处的位置 B 总线的传输方向 C 总线传输的内容 10 在各种异步通信方式中 C 速度最快 A 全互锁 B 半互锁 C 不互锁 11 在同步通信中 一个总线周期的传输过程是 C A 先传送数据 再传输地址 B 先传送地址 再传输数据 C 只传输数据 12 总线复用方式可以 C A 提高总线的传输带宽 B 增加总线的功能 C 减少总线中信号线的数量 13 总线的异步通信方式 A A 不采用时钟信号 只采用握手信号 B 既采用时钟信号 又采用握手信号 C 既不采用时钟信号 又不采用握手信号 14 总线的半步通信方式 B A 不采用时钟信号 只采用握手信号 B 既采用时钟信号 又采用握手信号 C 既不采用时钟信号 又不采用握手信号 15 总线通信中的同步控制是 B A 只适合于 CPU 控制的方式 B 由统一时序控制的方式 C 只适合于外围设备控制的方式 D 只适合于主存 16 计算机使用总线结构的主要优点是便于实现积木化 同时 A 减少了信息传输量 B 提高了信息传输的速度 C 减少了信息传输线的条数 D 加重了 CPU 的工作量 二 填空题 1 系统总线是连接 CPU 主存 IO 设备之间的信息传送线 按传输内容不同 又可分为地址线 数据线和控制线 分别来传送地址 数据和控制信号 2 一个总线传输周期包括申请分配阶段 寻址阶段 传数阶段和结束阶段四个 阶段 第四章 存储器 一 选择题 1 一个 16K 32 位的存储器 其地址线和数据线的总和是 B A 48 B 46 C 36 2 一个 512KB 位的存储器 其地址线和数据线的总和是 C A 17 B 19 C 27 3 某计算机字长是 16 位 他的存储容量是 64KB 按字编址 他的寻址范围是 C A 64k B 32KB C 32K 4 某计算机字长是 16 位 他的存储容量是 1MB 按字编址 他的寻址范围是 A A 512K B 1M C 512KB 5 某计算机字长是 32 位 他的存储容量是 64KB 按字编址 他的寻址范围是 B A 16KB B 16K C 32K 6 某计算机字长是 32 位 他的存储容量是 256KB 按字编址 他的寻址范围 是 B A 128K B 64K C 64KB 7 若主存每个存储单元为 16 位 则 B A 其地址线为 16 根 B 其地址线与 16 无关 C 其地址线与 16 有关 8 交叉编址的存储器实质是一种 A 存储器 它能 执行 独立 的读 写操作 A 模块式 并行 多个 B 模块式 串行 多个 C 整体式 并行 一个 9 一个四体并行低位交叉存储器 每个模块的容量是 64K 32 位 存储周期 为 200ns 在下述说法中 B 是正确的 A 在 200ns 内 存储器能向 CPU 提供 256 位二进制信息 B 在 200ns 内 存储器能向 CPU 提供 128 位二进制信息 C 在 50ns 内 存储器能向 CPU 提供 32 位二进制信息 10 在程序的执行过程中 Cache 语主存的地址映射是由 C A 操作系统来管理的 B 程序员调度的 C 由硬件自动完成的 11 在下列因素中 与 Cache 的命中率无关的是 C A Cache 块的大小 B Cache 的容量 C 主存的存取时间 12 常用的虚拟存储器寻址系统由 A 两级存储器组成 A 主存 辅存 B cache 主存 C cache 辅存 D 主存 硬盘 二 填空题 1 Cache 主存和辅存组成三级存储系统 分级的目的是提高速度 扩大容量 2 欲组成一个 32K 8 的存储器 分别选用 1K 4 位 16K 1 位 2K 8 位的 三种不同规格的存储芯片时 各需 64 16 16 片 3 欲组成一个 64K 16 的存储器 分别选用 32K 8 位 16K 1 位 1K 4 位 的三种不同规格的存储芯片时 各需 4 64 256 片 4 用 1K 1 的存储芯片组成 16K 8 位的存储器共需 128 片 若将这些芯 片装在几块板上 设每块板的容量位 4K 8 位 则该存储器所需的地址码 位数是 14 其中 2 位用于选板 2 位用于选片 10 位用于存储芯片的片内地址 5 主存储器位 1MB 即等于 1024 KB 又可表示为 220 6 主存和 Cache 的地址映像方法很多 常用的有 直接映像 全相连映像 和组相连映像 三种 在存储管理上常用的替换算法是先进先出和最近很少 用法 7 设有一个四体低位交叉的存储器 每个体的容量为 256K 64 位 存取周期 为 200ns 则数据总线的宽度为 64 位 若总线传送周期为 50ns CPU 连续 读 4 个字所需要的时间是 350ns 8 在 Cache 主存的地址映像中 全相连映射灵活性最强 全相连映射成本最 高 9 在写操作时 对 Cache 语主存单元同时修改的方法称为写直达法 若每次 之暂时写入 Cache 直到替换时才写入主存的方法称为写回法 10 一个 n 路组相连映像的 Cache 中 共有 M 块数据 当 n 1 时 该 Cache 变 为直接映像 当 n M 时 该 Cache 变为全相连映像 11 一个四路组相连的 Cache 共有 64 块 主存共有 8192 块 每块 32 个字 则 主存地址中的主存字块标记为 9 位 组地址为 4 位 字块内地址位 5 位 12 0101 按配奇原则写出其海明码 0100101 三 问答题 1 设 CPU 共有 16 根地址线 8 根数据线 并用 MREQ 作为访存控制信号 低电 平有效 用 WR 作为读写控制信号 高电平为读 低电平为写 现有 ROM 芯片 2K 8 8K 8 32K 8 4K 8 RAM 芯片 1K 4 2K 8 8K 8 16K 8 4K 4 及各 种门电路 画出 CPU 的连接图 要求如下 01 存储芯片的地址分配为 最小 4K 地址空间为系统程序区 相邻的 4K 地 址空间为系统程序工作区 与系统程序工作区相邻的 24K 为用户程序区 02 指出选用的存储芯片类型及数量 用 4K 8 位 ROM1 片 4K 4 位 RAM2 片 8K 8 位 RAM3 片 03 详细画出片选逻辑 2 设某计算机采用直接映像的 cache 已知主存容量为 4M cache 容量为 4096 字块长度为 个字 位 字 01 画出主存与 cache 的地址字段分配情况图 02 cache 的初态为空 CPU 从主存中第 0 99 号单元读出 100 个字 重 复读 10 次 问命中率多少 03 如果 cache 的存取时间是 50ns 主存的存取时间是 500ns 根据 02 题 的命中率求平均存取时间 04 计算 cache 主存系统效率 答 1 2 命中率 100 10 13 100 10 100 98 7 3 平均访问时间 0 987 50ns 1 0 987 500ns 55 85ns 4 Cache 主存系统的效率 50ns 55 85ns 100 89 5 3 设 CPU 共有 16 根地址线 8 根数据线 并用 MREQ 作为访存控制信号 低电平 有效 用 WR 作为读写控制信号 高电平为读 低电平为写 现有 1K 4 位 RAM 4K 8 位 RAM 2K 8 位 ROM 芯片以及 74138 译码器和各种门电路 画出 CPU 的连接图 要求如下 1 主存地址空间分配 A000H A7FFH 为系统程序区 A800H AFFFH 为用 户程序区 1 片 2K 8 位 ROM 4 片 1K 4 位 RAM 2 合理选用存储芯片 说明选择几片 并写出每片存储芯片的二进制地 址范围 A800H ABFFH AC00H AFFFH 3 详细给出存储芯片的片选逻辑 主存字块标记Cache 字块标记字块内地址 1075 4 设某微机的寻址范围为 64K 接有 8 片 8K 的存储芯片 存储芯片的片选信 号为 CS 要求 01 详细画出片选逻辑 02 写出每片 RAM 的寻址范围 03 如果运行时发现不论往那片 RAM 存放 8K 数据 以 4000H 为起始地址的 存储芯片都有与之相同的数据 分析故障原因 04 若出现译码中的地址线 A13 与 CPU 断线 并搭接在地电平上的故障 后果如何 5 设某微机的寻址范围为 64K 接有 8 片 8K 的存储芯片 存储芯片的片选信 号为 CS 要求 01 详细画出片选逻辑 02 写出每片 RAM 的寻址范围 03 如果运行时发现只有以 0000H 为起始地址的存储芯片不能读写 分析 故障原因 04 如果发现只能对 1 4 片 RAM 进行读写 试分析故障原因 第五章 输入输出系统 1 主机与设备传送数据时 采用 A 主机与设备是串行工作的 A 程序查询方式 B 中断方式 C DMA 方式 2 主机与 IO 设备传送数据时 采用 C CPU 的效率最高 A 程序查询方式 B 中断方式 C DMA 方式 3 中断向量地址是 C A 子程序的入口地址 B 中断服务程序的入口地址 C 中断服务程序入口地址的地址 4 IO 编址方式通常可分为统一编址和不统一编址 B A 统一编址就是将 IO 地址看作是存储器地址的一部分 可用专门的 IO 指 令对设备进行访问 B 不统一编址是指 IO 地址和存储器地址分开 所以对 IO 访问必须有专门 的 IO 指令 C 统一编址是指 IO 地址和存储器地址是分开的 所以可用访存指令实现 CPU 对设备的访问 5 IO 与主机交换信息的方式中 中断方式的特点是 B A CPU 与设备串行工作 传送与主程序串行工作 B CPU 与设备并行工作 传送与主程序串行工作 C CPU 与设备并行工作 传送与主程序并行工作 6 IO 与主机交换信息的方式中 DMA 方式的特点是 C A CPU 与设备串行工作 传送与主程序串行工作 B CPU 与设备并行工作 传送与主程序串行工作 C CPU 与设备并行工作 传送与主程序并行工作 7 下面叙述中 B 是正确的 A 总线一定要和接口相连 B 接口一定要和总线相连 C 通道可以代替接口 8 下面叙述中 C 是正确的 A 程序中断方式和 DMA 方式中实现数据传送都需中断请求 B 程序中断方式中有中断请求 DMA 方式中没有中断请求 C 程序中断方式和 DMA 方式都有中断请求 但目的不同 9 IO 的编址方式采用统一编址时 存储单元与 IO 设备是靠 B 来区分的 A 不同的地址线 B 不同的地址码 C 不同的控制线 10 IO 采用统一编址时 进行输入输出操作的指令是 B A 控制指令 B 访存指令 C 输入输出指令 11 IO 采用不统一编址时 进行输入输出操作的指令是 C A 控制指令 B 访存指令 C 输入输出指令 12 以下 B 是错误的 A 中断服务程序可以是操作系统模块 B 中断向量就是中断服务程序的入口地址 C 中断向量可以提高识别中断源的速度 D 软件查询法和硬件法都能找到中断服务程序的入口进址 13 中断服务程序的最后一条指令是 C A 转移指令 B 出栈指令 C 中断返回指令 14 DMA 方式的接口电路中有程序中断部件 其作用是 C A 实现数据传送 B 向 CPU 提出总线使用权 C 向 CPU 提出传输结束 15 DMA 访问主存时 让 CPU 处于等待状态 等 DMA 的一批数据访问结束后 CPU 再恢复工作 这种情况称为 A A 停止 CPU 访问主存 B 周期挪用 C DMA 与 CPU 交替访问 D DMA 16 DMA 访问主存时 向 CPU 发送请求 获得总线使用权后再进行访存 这种情 况称为 B A 停止 CPU 访问主存 B 周期挪用 C DMA 与 CPU 交替访问 17 以下叙述是错误的 A A 一个更高级的中断请求一定可以中断另一个中断处理程序的执行 B DMA 和 CPU 必须分时使用总线 C DMA 的数据传送不需 CPU 控制 D 1 I 0 与主机交换信息的方式中 程序查询方式和程序中断方式都通过程序 实现数据传送 其中程序查询方式体现 CPU 与设备是串行工作的 问答 1 浮点数的表示范围 2 I O 与主机信息交换的方式有哪些 3 在 I O 设备的中断处理过程中 一次程序中断的全过程大致分为哪几个阶段 第六章 计算机的运算方法 一 选择题 1 下列数中最小的数为 A A 101001B B 52O C 2BH 2 下列数中最大的数为 B A 10010101B B 227O C 96H 3 设寄存器位数为 8 位 机器数采用补码形式 含一位符号位 对应十进制 数 27 寄存器的内容为 C A 27H B 9BH C E5H 4 对真值 0 表示形式唯一的机器数是 B A 原码 B 补码和移码 C 反码 D 以上都不对 5 在小数定点机中 下述说法正确的是 A A 只有补码能表示 1 B 只有原码不能表示 1 C 三种机器数都不能表示 1 6 某机字长 8 位 采用补码形式 含一位符号位 则机器数所能表示的范围 是 C A 127 127 B 128 128 C 128 127 7 当 X反 1 1111 时 对应的真值是 A A 0 B 16 15 C 16 1 8 设 X 为整数 X反 1 1111 对应的真值是 C A 15 B 1 C 0 9 若要表示 0 999 中的任意一个十进制数 最少需要 C 位二进制数 A 6 B 8 C 10 10 下列说法有误差的是 D A 任何二进制整数都可用十进制表示 B 任何二进制小数都可用十进制表示 C 任何十进制整数都可用二进制表示 D 任何十进制小数都可用二进制表示 11 补码 10110110 代表的是十进制负数 A A 74 B 54 C 68 D 48 12 补码加减法是指 C A 操作数用补码表示 两数相加减 符号位单独处理 减法用加法代替 B 操作数用补码表示 符号位和数值位一起参加运算 结果的符号语加减 相同 C 操作数用补码表示 连同符号位直接相加减 减某数用加其负数的补码 代替 结果的符号在运算中形成 D 操作数用补码表示 由数符决定两数的操作 符号位单独处理 13 两补码相加 采用 1 位符号位 则当 D 时 表示结果溢出 A 最高位有进位 B 最高位进位和次高位进位异或结果为 0 C 最高位为 1 D 最高位进位和次高位进位异或结果为 1 14 在浮点机中 判断补码规格化形式的原则是 C A 尾数第一位为 1 数符任意 B 尾数的符号位与第一数位相同 C 尾数的符号位与第一数位不同 D 阶符与数符不同 15 设机器数字长 8 位 含 2 位符号位 若机器数 DAH 为补码 则算术左移一 位 算术右移一位得分别 A A B4H EDH B F4H 6DH C B5H EDH D B4H 6DH 16 芯片 74181 可完成 D A 16 种算术运算 B 16 种逻辑运算 C 8 种算术运算和 8 种逻辑运算 D 16 种算术运算和 16 种逻辑运算 17 加法器采用先行进位的目的是 C A 优化加法器的结构 B 节省器材 C 加速传递进位信号 D 增强加法器结构 18 在原码除法中 根据 A 上商 1 A 余数为正 B 余数为负 19 浮点数的表示范围和精度取决于 C A 阶码的位数和尾数的机器数形式 B 阶码的机器数形式和尾数的位数 C 阶码的位数和尾数的位数 D 阶码的机器数形式和尾数的机器数形式 20 零的机器数的表示形式 包括原码 补码 移码 21 设浮点数阶码 8 位 含 1 位阶符 尾数为 24 位 含 1 位数符 则 32 位 二进制补码浮点规格化数对应的十进制真值范围是 最大正数为 2127 1 2 23 最小正数为 2 129 最大负数为 2 128 2 1 2 23 最小负数为 2127 第七章 指令系统 1 指令系统中采用不同的寻址方式的目的只要是 B A 可降低指令译码难度 B 缩短指令字长 扩大寻址空间 提高编程灵活性 C 实现程序控制 2 二进制指令中 操作数的物理地址位置可安排在 BC A 两个主存单元 B 两个寄存器 C 一个主存单元一个寄存器 D 栈顶和次栈顶 3 操作数在寄存器中的寻址方式称为 B 寻址 A 直接 B 寄存器直接 C 寄存器间接 4 寄存器间接寻址方式中 操作数在 C 中 A 通用寄存器 B 堆栈 C 主存单元 5 变址寻址方式中 操作数的有效地址是 A 基址寄存器内容加上形式地址 位移量 B 程序计数器内容加上形式地址 位移量 C 变址寄存器内容加上形式地址 位移量 6 基址寻址方式中 操作数的有效地址是 A 基址寄存器内容加上形式地址 位移量 B 程序计数器内容加上形式地址 位移量 C 变址寄存器内容加上形式地址 位移量 7 采用基址寻址可扩大寻址范围 且 A 基址寄存器的内容由用户确定 在程序执行的过程中不可变 B 基址寄存器的内容由操作系统确定 在程序执行的过程中不可变 C 基址寄存器的内容由操作系统确定 在程序执行的过程中可变 8 采用基址寻址可扩大寻址范围 且 A 变址寄存器的内容由用户确定 在程序执行的过程中不可变 B 变址寄存器的内容由操作系统确定 在程序执行的过程中可变 C 变址寄存器的内容由用户确定 在程序执行的过程中可变 9 变址寻址和基址寻址的有效地址形成方式类似但是 A 变址寄存器的内容在执行过程中是不可变的 B 在程序执行过程中 变址寄存器 基址寄存器的内容都是可变的 C 在程序执行过程中 基址寄存器的内容不可变 变址寄存器的内容可变 10 堆栈寻址方式中 设 A 为累加器 SP 为堆栈指示器 Msp 为 SP 指示的栈顶 单元 如果是进栈的动作顺序市 A Msp SP 1 SP 那么出栈的动作 顺序应为 A Msp A SP 1 SP B SP 1 SP Msp A C SP 1 SP Msp A 11 设相对寻址的转移指令占两个字节 第一个字节是操作码 第二个字节市 相对位移量 补码表示 若 CPU 每当从存储器取出一个字节时 即自动完 成 PC 1 PC 设当前 PC 的内容为 2000 要求转移到 2008H 地址 则 该转移指令第二个字节的内容应为 B A 08H B 06H C 0AH 12 直接 间接 立即三种寻址方式指令的执行速度 有快至慢的排序是 C A 直接 立即 间接 B 直接 间接 立即 C 立即 直接 间接 13 下列说法中正确的是 C A 加法指令的执行周期一定要访存 B 加法指令的执行周期一定不访存 C 指令的地址码给出存储器地址的加法指令 在执行周期一定访存 D 指令的地址码给出存储器地址的加法指令 在执行周期不一定访存 14 以下叙述中 B 是错误的 A 取指令操作是控制器固有的功能 不需要在操作码控制下完成 B 所有指令的取指令操作都是相同的 C 在指令长度相同的情况下 所有指令的取指操作都是相同的 D 一条指令包含取指 分析 执行三个阶段 第八章 CPU 的结构和功能 1 CPU 是指 B A 控制器 B 运算器和控制器 C 运算器 控制器和主存 2 控制器的全部功能是 C A 产生时序信号 B 从主存中取出指令并完成指令操作码译码 C 从主存取出指令 分析指令并产生有关的操作控制信号 3 中断标志触发器用于 B A 向 CPU 发送中断请求 B 指示 CPU 是否进入中断周期 C 开放或关闭中断系统 4 允许中断触发器用于 C A 向 CPU 发送中断请求 B 指示有中断正在进行 C 开放或关闭中断系统 5 在中断周期中 将允许中断触发器置 0 的操作由 A 完成 A 硬件 B 关中断指令 C 开中断指令 D 软件 6 程序计数器 PC 属于 B A 运算器 B 控制器 C 存储器 7 运算器中不包