数字频率计设计

电子与信息工程数字电子课程设计 数字电子技术课程设计报告数字电子技术课程设计报告 题题 目目 数字频率计设计 专专 业业 电子信息工程 班班 级级 09 电子 1 班 学学 号号 姓姓 名 名 指导教师 指导教师 设计日期 设计日期 2010 年年 12 月月 20 日日 2010 年年 12 月月 26 日日 电子与信息工程数字电子课程设计 数字频率设计报告 摘要摘要 关键字 周期 频率 数码管 锁存器 计数器 中规模电路 定时器 在电子技术中 频率是最基本的参数之一 并且与许多电参量的测量方案 测量结果都有十分密切 的关系 因此频率的测量就显得更为重要 数字频率计是用数字显示被测信号频率的仪器 被测信号可以是正弦波 方波或其它周期性变化的 信号 如配以适当的传感器 可以对多种物理量进行测试 比如机械振动的频率 转速 声音的频率以 及产品的计件等等 因此 数字频率计是一种应用很广泛的仪器 本章要求设计一个简易的数字频率计 测量给定信号的频率 并用十进制数字显示 数字频率计主 要由放大整形电路 闸门电路 计数器电路 锁存器 数码管 时基电路 逻辑控制 译码显示电路几 部分组成 电子与信息工程数字电子课程设计 目录目录 1 1 设计的目的与作用 设计的目的与作用 4 2 2 设计要求 设计要求 4 3 3 设计的具体实现 设计的具体实现 4 1 系统概述 4 1 设计思想 4 2 总体框图与基本原理 4 2 单元电路设计与分析 5 1 时基电路的设计 5 2 放大整形电路 6 3 闸门电路 7 4 计数器 8 5 锁存器 8 6 显示器 8 4 4 系统总电路 系统总电路 9 5 5 总结 总结 10 6 附录 附录 11 7 7 参考文献 参考文献 11 电子与信息工程数字电子课程设计 1 1 设计的目的与作用 设计的目的与作用 数字频率计是用来测量正弦信号 信号等波形工作频率的仪器 其测量结果直接用数字显示 2 2 设计要求 设计要求 本设计要求采用中 小规模集成芯片设计一个具有下列功能的数字频率测量仪器 1 测信号的频率范围为 1 9999Hz 采用四位数码管显示测量量程 2 量 显示时间为 3S 并具有自动复位功能 3 3 设计的具体实现 设计的具体实现 1 系统概述 1 设计思想 频率是单位时间内信号变化的次数 如果在一个给定的时间 T 内测得信号的重复变化次 数为 N 则其频率可表示为 f N T 若取定时间 T 为 1S 则 f N 放 大 整 形 时基电路逻辑控制端 锁 存 器 闸 门 控 制 译 码 显 示 计 数 器 电子与信息工程数字电子课程设计 图 数字频率计原理框图 2 总体框图与基本原理 被测信号 Vx 经过放大整形后变成计数器需要的脉冲信号 其频率与被测信号的频率 f 相同 时基电路提供标准的时间基准信号 其高电平持续时间为 1S 当 1S 信号到来时 闸 门开通 被测脉冲信号通过闸门 计数器开始计时 直到 1S 信号结束闸门关闭 停止计数 若在闸门时间 1S 内计数器计得得脉冲个数为 N 则被测信号的频率为 NHz 2 单元电路设计与分析 1 时基电路的设计 555 定时器主要是与电阻 电容构成充放电电路 并由两个比较器来检测电容器上的电 压 以确定输出电平的高低和放电开关管的通断 这就很方便地构成从微秒到数十分钟的延 时电路 可方便地构成单稳态触发器 多谐振荡器 施密特触发器等脉冲产生或波形变换电 路 RD1 是置零输入端 只要在 RD1 端加上低电平 输出端 Uo 便被置成低电平 不受其他 输入端状态的影响 正常工作必须使 RD1 处于高电平 当 U11 UR1 U12 UR2 时 比较器 C1 的输出 U1 0 比较器 C2的输出 UC2 1 SR 锁存器被置 0 TD 导通 同时 U0 为低电平 当 U11 UR2 时 UC2 1 U1 1 锁存器的状态保持不变 因而 TD 和输出的状态也 维持不变 当 U11 UR1 U12 UR1 U12 UR2 时 UC2 0 U1 0 锁存器处于 Q Q1 1 的状态 U0 为高电 平 同时 TD 截止 时基电路的作用是产生标准的时间信号 可以由 555 组成的振荡器产生 若时间精度要 求较高时 可采用晶体振荡器 由 555 定时器构成的时基电路包括脉冲产生电路和分频电路 两部分 由个 555 定时器产生一个脉冲信号 将 555 定时器产生的脉冲信号送入逻辑控制电 路 再由逻辑控制电路送入计数器 本设计时基电路采用的是 555 振荡器产生 1000HZ 周期为 1ms 的脉冲信号的电路如图所 示 电子与信息工程数字电子课程设计 VCC OUT U17 555 TIMER RATED GND DIS RST THR CON TRI R4 1k C1 900uF C2 910uF VCC 5V XFG1 GND 9 VCC 8 7 10 图 2 时基电路 2 放大整形电路 放大整形电路可以采用反相比例运算电路和 74LS00 其中反相比例运算电路组成放大 器将输入频率为 fx 的周期信号如正弦波 三角波等进行放大 与非门 74LS00 构成施密特触 发器 它对放大器的输出信号进行整形 使之成为矩形脉冲 电子与信息工程数字电子课程设计 R2 1k R3 100 GND U13B AD827SE 883B 12 15 10 20 17 R1 100k U14B 7400N U15C 7400N U16B 7400N D1 1N1202C XFG3 GND 5 11 13 6 4 3 2 1 放大电路计算 由于运算放大器的虚短与虚断 得到 U0 Ui R1 R2 施密特触发器是脉冲波形变换中经常使用的一种电路 输入信号从低电平上升的过程中电 路状态转换时对应的输入电平 与输入信号从高电平下降过程中对应的输入转换电平不同 在电路状态转换时 通过电路内部的正反馈过程使输入电压波形的边沿变得很陡 利用施密 特触发器的回差特性将它整形成规则的矩形波 若负向阀值取为 则回差电压 整形后输出波形如图 5 所示 由于输入信号的干扰在输出中表现为 2 个矩形脉冲 若减小负 向阀值取为 则回差电压 此时整形后输出波形如图 5 所示 消去了干扰 当输入电压由低向高增加 到达 V 时 输出电压发生突变 而输入电压Vi 由高变低 到达 V 输出电压发生突变 出现输出电压变化滞后 现象 当 Vi 0V 时 即 Vi1 2 3Vcc Vi22 3Vcc Vi2 1 3Vcc 此时定时器状态翻转为 0 输出 Vo 0 此后 Vi 继续上升 然后 下降 只要不低于触发电位 1 3Vcc 输出维持 0 不变 当 Vi 继续下降 一旦低于触发 电位 1 3Vcc 后 Vi1 2 3Vcc Vi2 1 3Vcc 定时器状态翻转为 1 输出 Vo 1 因为所选元器件的工作触发均由高低电平来实现 因此计频时需要对不同的波形来进行 整形 该部分主要由一个 555 芯片来实现 在时基电路产生的脉冲信号输入到放大整形电路 产生的波形如图 4 完成由正弦波和三角波到方波的整形 为了便于观察和调试 在本电路 中引进了一个示波器来进行观察 实验中截图如下 电子与信息工程数字电子课程设计 图 5 整形波形 3 闸门电路 闸门电路通过一个与门 当时基电路送来高电位时 与门被开通 这时便允许通过放大 整形电路出来的正弦波通过与门 当信号通过与门便被送到计数器 以便计数器进行计数 4 计数器 计数器采用 4 个十进制的计数器 74LS192 把低位的进位信号给高位脉冲信号 使整个 计数器电路进行加计数 但整个计数器工作要受到控制电路控制 由于我没设控制电路 所 以由实际电路板控制闸门电路的开关 允许信号通过闸门到计数器 计数器才能工作 74LS19274LS192 芯片如下 芯片如下 电子与信息工程数字电子课程设计 U4 74LS192D A 15 B 1 C 10 D 9 UP 5 QA 3 QB 2 QC 6 QD 7 DOWN 4 LOAD 11 BO 13 CO 12 CLR 14 5 锁存器 锁存器采用的是移位寄存器 74LS194 计数器计数完成之后 将数送到移位寄存器 74LS194 的置数端 当时基电路给的 1S 的 1 信号结束后在下降沿 通过反向器变为上升沿 在上升沿的作用下移位寄存器开始预置数 之后锁存器将信号送到显示器 即完成锁存器的 整个工作 6 显示器 该部分电路是由 4 个数码管组成的 U12 DCD HEX 电子与信息工程数字电子课程设计 4 4 系统总电路 系统总电路 电子与信息工程数字电子课程设计 U174LS192D A 15 B 1 C 10 D 9 UP 5 QA 3 QB 2 QC 6 QD 7 DOWN 4 LOAD 11 BO 13 CO 12 CLR 14 U274LS192D A 15 B 1 C 10 D 9 UP 5 QA 3 QB 2 QC 6 QD 7 DOWN 4 LOAD 11 BO 13 CO 12 CLR 14 U374LS192D A 15 B 1 C 10 D 9 UP 5 QA 3 QB 2 QC 6 QD 7 DOWN 4 LOAD 11 BO 13 CO 12 CLR 14 U5 74LS194D A 3 B 4 C 5 D 6 SL 7 QA 15 QB 14 QC 13 QD 12 SR 2 CLR 1 S0 9 S1 10 CLK 11 U6 74LS194D A 3 B 4 C 5 D 6 SL 7 QA 15 QB 14 QC 13 QD 12 SR 2 CLR 1 S0 9 S1 10 CLK 11 U7 74LS194D A 3 B 4 C 5 D 6 SL 7 QA 15 QB 14 QC 13 QD 12 SR 2 CLR 1 S0 9 S1 10 CLK 11 U8 74LS194D A 3 B 4 C 5 D 6 SL 7 QA 15 QB 14 QC 13 QD 12 SR 2 CLR 1 S0 9 S1 10 CLK 11 U4 74LS192D A 15 B 1 C 10 D 9 UP 5 QA 3 QB 2 QC 6 QD 7 DOWN 4 LOAD 11 BO 13 CO 12 CLR 14 U9 DCD HEX U10 DCD HEX U11 DCD HEX U12 DCD HEX R2 1k R3 100 GND U13B AD827SE 883B 12 15 10 20 17 R1 100k U14B 7400N U15C 7400N U16B 7400N D1 1N1202C VCC OUT U17 555 TIMER RATED GND DIS RST THR CON TRI R4 1k C1 900uF C2 910uF VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V VCC 5V XFG1 U18D 7408J U20B 7405N XFG3 49 4847 46 44 4342 4140 3938 3736 35 34 33 32313029282726252423222120 19 18 17 VCCVCCVCCVCCVCCVCCVCCVCC 16 VCCVCCVCCVCCVCCVCCVCCVCC 1514 GND 5 11 13 GND 9 VCC 8 7 6 4 3 2 1 50 VCC 5V VCC VCC 5V VCC 5V VCC VCC 5V VCCVCC XSC1 A B Ext Trig 10 GND GND 12 5 5 总结 总结 通过这次对简易数字频率计电路的设计 让我获得了很多 在这里我遇到了很多问题 首先让我认识到 在考虑一个问题时 要先整体把关 然后分成多个小块 进行各个击破 然后组合 同时对于这个实训 我们还有一些指标未能达到 比如说我没用到逻辑控制电路 电子与信息工程数字电子课程设计 还有我没有使显示时间为 3S 且不具备自动复位功能 这些是由于当达到这些指标后 会 使仿真时间成倍的加 而且由于时基电路提供长达 1S 多的时间 就是我这个电路时间仿真 时间都很长 同时当我在加入逻辑控制电路时出现了一些问题 时间的紧张 我便简设之 但不管怎么说 这次实训也让我了解了关于频率计的原理与设计理念 学会了快速查找有用 资料的方法 本次设计使我体会全方位的了解问题 思考问题 理解问题 解决问题 6 附录 附录 本次实验用了以下一些器件 本次